Epitaxiewachstum auf C-Face 4H-SiC und seine Anwendung in Schottky-Dioden +

PAM-XIAMEN kann 4H-SiC-Epitaxie für verschiedene Dioden herstellen. Senden Sie Ihre Forderungen an[email protected]Wir schlagen Ihnen die am besten geeigneten Waffeln vor.

Gegenwärtig werden die meisten 4H-SiC-Bauelemente auf der Basis von Substraten mit Siliziumflächen (Si-Face) hergestellt, und ihre Epitaxietechnologie ist relativ ausgereift. In den letzten Jahren hat die 4H-SiC-Epitaxie mit Kohlenstoffflächen (C-Flächen) jedoch aufgrund ihrer einzigartigen Vorteile bei der Defektkontrolle, der Oberflächenmorphologie und den Grenzflächeneigenschaften allmählich die Aufmerksamkeit der Forscher auf sich gezogen.

Im Vergleich zur Si-Oberfläche weist die 4H-SiC-Epitaxieschicht auf der C-Oberfläche eine höhere Umwandlungseffizienz von Basalebenenversetzungen zu Kantenversetzungen auf, was dazu beiträgt, die BPD-Dichte zu reduzieren und die Zuverlässigkeit bipolarer Geräte zu verbessern. Darüber hinaus kann durch die C-Ebenen-Epitaxie unter breiteren Wachstumsbedingungen eine glatte Oberfläche ohne Stufenfokussierung erzielt werden, was sich positiv auf die Reduzierung des Leckstroms von MOS-Bauelementen auswirkt. Saitoh et al. fanden heraus, dass C-Face-MOSFETs eine geringere Grenzflächenzustandsdichte und eine höhere Kanalmobilität aufweisen. Trotz der Schwierigkeit, das C-Face-Substrat zu schleifen, der hohen Hintergrunddotierungskonzentration und der Schwierigkeit, die Gleichmäßigkeit zu kontrollieren, bedarf sein Potenzial für die Geräteleistung noch weiterer Erforschung.

1. Epitaktisches Wachstum und Morphologiekontrolle von 4H-SiC auf C-Face-Substrat

Die Forschung von Zhao et al. zeigt, dass der Erhalt qualitativ hochwertiger C-Face-Epitaxieschichten stark von der präzisen Steuerung wichtiger Wachstumsparameter abhängt, darunter C/Si-Verhältnis, Wachstumstemperatur und Wasserstoffätzzeit.

1.1 Kontrolle der Oberflächenmorphologie durch Wachstumsparameter

Das C/Si-Verhältnis ist der Hauptfaktor, der die Art und Dichte von Oberflächenfehlern beeinflusst. Untersuchungen haben gezeigt, dass unter der Bedingung eines C/Si-Verhältnisses von 0,9 karottenartige Defekte auf der Oberfläche der Epitaxieschicht auftreten; Wenn das C/Si-Verhältnis auf 1,2 optimiert ist, kann eine defektfreie, spiegelähnliche Oberfläche erhalten werden; Wenn das C/Si-Verhältnis weiter auf 1,5 erhöht wird, fördert überschüssiger Kohlenstoff die Bildung kometenartiger Defekte. Dies weist auf die Existenz eines schmalen optimalen C/Si-Verhältnisfensters hin, um ein defektfreies Wachstum zu erreichen.

Abb. 1 Epitaktische Morphologie von 4H-SiC auf der C-Fläche bei unterschiedlichen C/Si-Verhältnissen

Die Wachstumstemperatur beeinflusst direkt die Kontrolle von Kristallpolymorphen. Bei Temperaturen unter 1550 °C behält die Oberfläche der Epitaxieschicht einen spiegelähnlichen Zustand bei. Als die Temperatur jedoch auf 1575 °C anstieg, traten Defekte in den 3C-SiC-Einschlüssen auf, die auf bereits vorhandene 3C-Kristallkeime auf der Substratoberfläche oder Partikelverunreinigungen in der Reaktionskammer zurückzuführen waren. Daher ist eine moderate Wachstumstemperatur entscheidend für die Aufrechterhaltung der Kristallreinheit von 4H-SiC.

Abb. 2 Oberflächenmorphologie des epitaktischen 4H-SiC-Wachstums auf der C-Ebene bei verschiedenen Wachstumstemperaturen

1.2 Wasserstoffätzung und Defektbildung

Die Dauer des Wasserstoffätzens als In-situ-Vorbehandlungsprozess vor dem Wachstum hat einen entscheidenden Einfluss auf die Oberflächenintegrität. Kurzes Ätzen (z. B. 5 Minuten) kann zu einem einzigartigen dreieckigen Defekt senkrecht zur außeraxialen Richtung führen. Die Form dieses Defekts ähnelt einer umgekehrten Pyramide und sein Entstehungsmechanismus beruht auf der leichten Bildung von CC-Bindungen auf der C-Fläche in einer kohlenstoffreichen Umgebung, die den normalen Stufenfluss-Wachstumsmodus unterbricht. Im Gegenteil, übermäßiges Ätzen verstärkt die Oberflächenrauheit und führt zu einer Stufenfokussierung. Untersuchungen haben gezeigt, dass eine Ätzzeit von etwa 15 Minuten ein Gleichgewichtspunkt für die Erzielung einer idealen Oberfläche ist.

Abb. 3 Mikroskopische Bilder des epitaktischen Wachstums von 4H-SiC auf der C-Oberfläche bei verschiedenen Ätzzeiten

Die Analyse mittels Rasterkraftmikroskopie zeigt, dass durch Optimierung der oben genannten Parameter eine atomar ebene Oberfläche auf der C-Fläche mit einer quadratischen Rauheit (RMS) von nur 0,208 nm (C/Si=1,2) erhalten werden kann. Im Vergleich zur Si-Fläche ist die Oberflächenrauheit der C-Flächen-Epitaxieschicht weniger empfindlich gegenüber Schwankungen der Wachstumstemperatur und des C/Si-Verhältnisses, was darauf hindeutet, dass sie das Potenzial hat, innerhalb eines breiteren Prozessfensters glatte Oberflächen zu erzielen.

Abb. 4 AFM-Bilder von 4H-SiC-Epitaxieschichten, die auf (a) C-Oberfläche und (b) Si-Oberfläche unter verschiedenen Wachstumsbedingungen gewachsen sind

2. Leistungsüberprüfung von C-Face 4H-SiC Schottky

Die hohe Qualität der Materialien ist die Grundlage für leistungsstarke Geräte. Roth et al. stellten Schottky-Barrieredioden (SBDs) unter Verwendung hochwertiger C-Face-4H-SiC-Epitaxiematerialien und Ti/Al-Metallstapel her und charakterisierten ihre elektrischen Eigenschaften gründlich.

2.1 Ideale Schottky-Kontakteigenschaften

Die Beobachtung der Ti/Al-Metallhalbleiterschnittstelle mittels Transmissionselektronenmikroskopie (TEM) zeigt außerdem, dass die Kontaktschnittstelle einen atomar glatten Zustand ohne offensichtliche Grenzflächenreaktionsschicht aufweist, was eine Garantie für die Bildung eines idealen Schottky-Kontakts darstellt.

Abb. 5 TEM-Bild der Ti/Al-Metall-Halbleiter-Grenzfläche

Die durch Stromspannungsprüfung (IV) ermittelte Höhe der Schottky-Barriere (ΦB) beträgt etwa 1,20 eV und weist eine gute Gleichmäßigkeit zwischen verschiedenen Geräten auf (verteilt zwischen 1,15 und 1,22 eV). Dieser Wert wurde durch das Arrhenius-Diagramm weiter validiert. Der Kapazitätsspannungstest (CV) zeigt, dass die Dotierungskonzentration der Epitaxieschicht gleichmäßig ist und etwa 9,6 × 10 beträgt¹⁵cm^-3.

Abb. 6 Elektrische Eigenschaften der C-Flächen-4H-SiC-Schottky-Barrierediode: (a) Linear IV, (b) Log (I) – V, (c) Arrhenius-Diagramm

2.2 Hervorragende Hochtemperatureigenschaften und Schaltleistung

Die temperaturabhängige IV-Messung zeigt die hervorragende Leistung von C-Ebenen-Epitaxie-Schottky-Dioden. Bei Temperaturen bis zu 200 °C wird der Sperrableitstrom des Geräts immer noch auf <6 pA unterdrückt, was auf einem extrem niedrigen Niveau liegt, was seine hervorragende Hochtemperaturstabilität beweist.

Noch wichtiger ist, dass seine Durchlasseigenschaften eine einzigartige Temperaturabhängigkeit aufweisen: Wenn der Durchlassstrom unter 1 μA liegt, nimmt die Durchlassspannung mit steigender Temperatur ab; Wenn der Strom höher als 1 μA ist, steigt die Durchlassspannung mit der Temperatur. Dieses Verhalten trägt dazu bei, die Sperrverzögerungszeit der Diode zu verkürzen und dadurch die Schaltgeschwindigkeit des Geräts deutlich zu verbessern, was für Hochfrequenz-Leistungsanwendungen von entscheidender Bedeutung ist.

Zusammenfassend lässt sich sagen, dass durch die Regulierung des C/Si-Verhältnisses, der Wachstumstemperatur und der Wasserstoffätzzeit ein hochwertiges, atomar flaches epitaktisches 4H-SiC-Wachstum mit C-Flächen erreicht werden kann. Die Schottky-Barrierediode, die auf der Grundlage eines C-Flächen-4H-SiC-Epitaxiewafers hergestellt wurde, weist eine hohe Barrierenhöhe, ausgezeichnete Hochtemperatur-Sperreigenschaften und eine einzigartige Schaltleistung auf, was den Anwendungswert der C-Flächenepitaxie in hocheffizienten und hochzuverlässigen Leistungsdioden voll und ganz demonstriert.

Egal, ob Sie einen epitaktischen 4H-SiC-Wafer für die Forschung oder für industrielle Anwendungen benötigen, kontaktieren Sie uns bitte per E-Mail unter[email protected] und [email protected].

 

Verweise:

1. Zhao, Z., Li, Y., Xia, X., Wang, Y., Zhou, P. & Li, Z. (2020). Wachstum hochwertiger 4H-SiC-Epitaxieschichten auf 4 außeraxialen C-Flächen-4H-SiC-Substraten. Journal of Crystal Growth, 531, 125355.
2. Voo, QGR, Yeo, AH, Bera, LK, Chand, U., Chien, YC, Nguyen, XS, … & Boudin, L. (2025, Oktober). C-Face-Epitaxie für eine verbesserte Leistung von SiC-Geräten: Erkenntnisse aus Schottky-Barrieredioden. Im Materials Science Forum (Bd. 1159, S. 9-13). Trans Tech Publications Ltd.