Metallabscheidung auf Siliziumwafer

Metallabscheidung auf Siliziumwafer

Siliziumscheibe mit verschiedenen Metallbeschichtungen werden in Größen von 2 Zoll bis 12 Zoll angeboten. Die Metallabscheidung auf einem Siliziumwafer wird normalerweise auf der Substratoberfläche bearbeitet, und die Dicke des Substrats beträgt typischerweise 300 µm bis 700 µm. Nachfolgend finden Sie eine Waferliste zu Ihrer Information:

1. Waferliste der Metallabscheidung auf Siliziumwafern

Nein. Material Größe (Zoll) Oberflächenfertiges Typ Dicke (um) Filmdicke (nm) Widerstand.(Ohm.cm) Referenzkante
M2 Goldbeschichteter Siliziumwafer 4 SSP N100 450±15 10 nm Cr + 100 nm Au 0,01~0,02 2
M4 Goldbeschichteter Siliziumwafer 2 SSP P100 430±10 20nmTi+100nmAu 0~0,005
M5 Vergoldeter Siliziumwafer 2 SSP N100 430±10 20nmTi+1200nmAu 0~0,05 1
M14 Kupferbeschichteter Siliziumwafer 6 SSP N100 675 ± 25 2000nmCu 1~100
M15 Aluminiumbeschichteter Siliziumwafer 8 SSP P100 700±25 500nmAl 1~100
M18 Verkupferter Si-Wafer 12 SSP P100 700±25 1000nmCu 1~100
M19 Kupferbeschichteter Si-Wafer 12 SSP P100 700±25 500nmCu 1~100
M20 Verkupferter Si-Wafer 6 SSP N100 625 ± 25 125nmCu 0,01~0,02
M21 Goldbeschichteter Siliziumwafer 2 SSP P100 400±15 10 nm Cr + 100 nm Au 0~0,0015
M22 Vergoldeter Siliziumwafer 2 SSP N100 280±15 10 nm Cr + 100 nm Au 0~0,05
M33 Platinbeschichteter Siliziumwafer 2 SSP P100 430±15 30nmTi+150nmPt 0~0,0015
M34 Vergoldeter Si-Wafer 4 DSP 100 110±25 10nmCr-+50nmAu 0,01~0,05
M35 Vergoldeter Si-Wafer 6 DSP 100 200±25 10nmCr+50nmAu 0,005~0,01
M36 Goldbeschichteter Si-Wafer 6 SSP N100 625 ± 25 10nmCr+50nmAu 0,01~0,02
M37 Goldbeschichteter Si-Wafer 4 DSP P100 200±10 50nmCr+10nmAu 2~3
M40 Platinierter Si-Wafer 4 SSP P100 515±15 300nmSi02+30nmTi+300nmPt 0,008~0,012 2
M41 Platinierter Si-Wafer 4 SSP P100 525 ± 25 300nmSi02+30nnTi+300nmPt 0,01~0,02 2
M42 Au-beschichteter Si-Wafer 6 DSP 100 200±25 10nmCr+50nmAu 0,005~0,01
M43 Pt-beschichteter Si-Wafer 4 SSP P100 500±15 300nmSi02+30nmTi+150nmPt 0~0,0015 2
M44 Pt-plattierter Si-Wafer 4 SSP P100 500±15 500nmSi02+30nmTi+150nmPt 0~0,0015 2
M46 Au plattierter Si-Wafer 4 SSP N100 525±15 30nmCr+125nmAu 0~0,005
M47 Cu-beschichteter Si-Wafer 4 SSP N100 525±15 30nmCr+100nmCu 0~0,005
M49 Cu-beschichteter Si-Wafer 4 SSP P100 525±15 30nmCr+100nmCu 8 ~ 12 2
M50 Au plattierter Si-Wafer 4 SSP N100 450±15 90nmSi02+10nmCr+100nmAu 0,012 ~ 0,018
M51 Pt-beschichteter Si-Wafer 4 SSP P100 500±10 280nmSi02+150nmPt 0~0,0015 1
M52 Cr-beschichteter Si-Wafer 4 SSP N100 525 ± 25 200nmCr 0,01~0,02 2
M54 Ag-beschichteter Si-Wafer 4 SSP P100 500±10 30nmCr+200nmAg 0~0,05 2
M55 Cu-beschichteter Siliziumwafer 4 DSP P100 500±10 20nmTi+100nmAu 0~0,05 2
M56 Cu-beschichteter Siliziumwafer 4 DSP P100 500±10 20nmNi+100nmAu 0~0,05 2
M57 Cu-beschichteter Siliziumwafer 4 SSP N100 500±10 Unpolierte Oberfläche 20nnTi+100nmAu 1~3 2
M58 Mit Gold beschichteter Siliziumwafer 4 DSP N100 525 ± 25 20nmTi+100nmAu 0~0,01 2
M59 Mit Gold überzogener Siliziumwafer 4 SSP P100 525±20 Unpolierte Oberfläche 20nmNi+100nmAu 1-3 2

 

Nehmen wir zum Beispiel den mit Platin (Pt) beschichteten Siliziumwafer: Da die Platinschicht eine hohe Härte, einen geringen Widerstand und eine gute Schweißbarkeit aufweist, werden die Leitfähigkeit, Härte und Korrosionsbeständigkeit des platinierten Siliziumwafers erhöht, wodurch er als leitfähiger verwendet werden kann Substrat.

2. Über Platinbeschichtung auf Siliziumwafern

Die Metallabscheidung auf einem Siliziumwafer bezieht sich auf einen Metallisierungsprozess, bei dem metallische Dünnfilme auf dem Wafer abgeschieden werden, um eine leitfähige Schaltung zu bilden. Die Metalle sind üblicherweise Gold, Platin, Aluminium, Kupfer, Silber und so weiter. Es können auch Metalllegierungen verwendet werden.

Die Vakuumabscheidungstechnologie wird häufig bei Metallisierungsprozessen verwendet. Für den Abscheidungsprozess sind Sputtern, Elektronenstrahlverdampfung, Flashverdampfung und Induktionsverdampfung die üblichen Verfahren zur Herstellung eines Platinfilms auf einem Si-Wafer.

Siliziumwafer werden üblicherweise verwendet, um ferroelektrische Dünnfilme aus Sputterquellen abzuscheiden und zu wachsen. Die Temperatur zum Sintern kann im Allgemeinen 650~850°C erreichen. Während des Sinterns ändert sich die Spannung stark, und die Spannung oder Kompression nimmt ab, wenn sie Gigapascal erreicht. Danach beträgt die typische Belastung eines ferroelektrischen Dünnfilms etwa 10o Gigapascal. Der Pt-Dünnfilm wird kleine Risse aufweisen, wenn die Temperatur über 750°C beträgt. Daher sollte die Pt-Metallschicht bei der Siliziumwafer-Bearbeitung bei einer Temperatur von weniger als 750°C abgeschieden werden.

Powerwaywafer

Für weitere Informationen kontaktieren Sie uns bitte per E-Mail unter [email protected] und [email protected].

Teile diesen Beitrag