PAM-XIAMEN bietet SiC-auf-SiC-Epi-Wafer für pin-Dioden (SiC-Epi-Wafer mit pn-Übergang) wie folgt an:

SiC-On-SiC-Epi-Wafer für Pin-Dioden

1. Spezifikationen der SiC-Epitaxie auf Siliziumkarbid-Substrat

pin-Dioden-Struktur 1: SiC-auf-SiC Epi-Wafer PAM060320-SIC

p+[Al]: 5 µm, Gradientendotierung, Na-Nd = 5*10^18 – 1*10^20 ± 50% cm-3
p[Al]: 20 µm, Na-Nd = 4,9*10^15 cm-3
n+[N]: 2 µm, Na-Nd = 5*10^18 ± 25% cm-3
Substrat: 4H, ∅ 4″ (100 mm), h = 350 µm, v = 0,012-0,0025 Ohm*cm; 4° aus zu <11-20>; MPD: 0 (hohe Reinheit) cm-2

pin-Dioden-Struktur 2: SiC-auf-SiC Epi-Wafer PAM060420-SIC

p+[Al]: 5 µm, Gradientendotierung, Na-Nd = 5*10^18 – 1*10^20 ± 50% cm-3
p[Al]: 20 µm, Na-Nd = 4,9*10^15 cm-3
n+[N]: 2 µm, Na-Nd = 5*10^18 ± 25% cm-3
Substrat: 4H, ∅ 4″ (100 mm), h = 350 µm, v = 0,012-0,0025 Ohm*cm; 4° aus zu <11-20>; MPD: <=5 cm-2

Pin-Dioden-Struktur 3:4H SiC PIN-StrukturPAM201214-PIN

4-Zoll-SIC-Epiwafer
Durchmesser: 100 mm,
Dicke: 350 um dick;
n-Typ 4H-SiC,
4 Grad außeraxial,
Pufferdicke: 0,5 um, n-Typ, Dotierungsniveau: 1E18cm-3
Epi: Dicke: 30 um +/- 5 %, n-Dotierungsgrad: <= 1E14 cm-3

*Oberflächenfehlerdichte ≤ 0,8/cm2;
*Oberflächenrauheit 2 nm;
*Kratzer kumulativ (max. 5) weniger als 1 Dia.

2. Über SiC-PIN-Dioden

SiC-Pin-Dioden haben eine um 2 bis 3 Größenordnungen höhere Schaltgeschwindigkeit als die von Si, eine hohe Sperrschichttemperaturtoleranz, eine hohe Stromdichte und eine höhere Leistungsdichte.

① Das elektrische Durchschlagsfeld wird um fast eine Größenordnung erhöht: dünnere Barriereschichten mit höherer Dotierungskonzentration können im Design verwendet werden;

②Dreimal die Höhe der breiten Bandlücke: sorgt für eine höhere Arbeitstemperatur und eine höhere Strahlungsbeständigkeit; aber dadurch ist auch sein eingebautes elektrisches Potenzial dreimal höher als das von Si;

③Die Wärmeleitfähigkeit (4,9K/W) ist dreimal höher als die von Si: Sie erhöht die Wärmeableitungsleistung und kann eine höhere Leistung erzielen.

SiC-Pin-Dioden haben im Vergleich zu Si-basierten Dioden auf demselben Niveau eine sehr geringe Sperrverzögerungsladung QRR. Die Hauptgründe sind wie folgt:

Die spannungsblockierende Schicht wird um ein Zehnfaches dünner, und die Dotierungskonzentration ist höher als einige Zehnfache, wodurch die Minoritätsträgerladung in der intrinsischen Schicht signifikant verringert wird;

Die für diese dünneren Spannungsbarrieren erforderliche Ladungsträgerlebensdauer ist um mehr als das Zehnfache kürzer als die von Si; und die auf pn-Übergangswafern hergestellten SiC-Pin-Dioden haben einen sehr hohen Temperatur-Durchlassspannungsabfall, wenn sich die Temperatur ändert.

3. Industrienormen für SiC-Einkristall-Epitaxiewafer auf SiC-Dünnschicht

3.1 SiC-Substratparameter für das Wachstum der SiC-Epitaxie

Die Dotierungskonzentration des einkristallinen Siliziumkarbid-Substrats sollte die Anforderungen von Tabelle 1 erfüllen:

Tabelle 1

Leitfähigkeitstyp	Dotierstoff	Ebene	SiC-Einkristalldurchmesser/mm	Konzentration/(cm3)
N	N	C-Ebene	76,2、100、150	1E16~～1E19
		Si-Ebene	76,2、100、150	9E14~1E19
P	Al	Si-Ebene	76,2、100、150	9E14～1E19

 

3.2 SiC-Epitaxie-Wafer-Dotierungskonzentration

Das Dotierelement des N-Typs SiC-Epitaxieschicht auf Siliziumkarbid-WaferStickstoff ist, und das Dotierungselement der P-Typ-Epitaxieschicht aus Siliziumkarbid auf einem SiC-Wafer ist Aluminium.

Außerdem sollten während des epitaktischen Wachstums von Siliziumkarbid die durchschnittliche Konzentration der epitaktischen SiC-Filmschicht und ihre zulässige Abweichung wie in Tabelle 2 angegeben kontrolliert werden:

Tabelle 2

Durchschnittliche Konzentration/cm3	Zulässige Abweichung/%
	N-Typ	P-Typ
9E14~1E19	±25	±50

 

Die radiale Konzentrationsvariation der Siliziumkarbid-Epitaxieschicht auf dem SiC-Substrat sollte die Anforderungen von Tabelle 3 erfüllen.

Tabelle 3

Durchschnittliche Konzentration/cm3	Radiale Konzentrationsschwankung/%
	N-Typ	P-Typ
9E14~1E19	≤15	≤20

 

3.3 Epitaxieschichtdicke auf dem Siliziumkarbid-Substrat

Die Dicke der SiC-Epischicht, die zulässige Abweichung und die radiale Dickenschwankung der SiC-Epi-Schicht müssen die Anforderungen von Tabelle 4 erfüllen.

Tabelle 4

Durchschnittliche Dicke/ um	Zulässige Abweichung/%	Radiale Dickenvariation/%
0,2~50	±10	≤10

 

3.4 Defekte von SiC-auf-SiC-Epi-Wafern

Die Fehlergrenze muss den Anforderungen der Tabelle 5 entsprechen.

Tabelle 5

Nein.	Mängel	Grenze
1	Punktdefekt	≤5/cm2
2	Chipping	Innerhalb eines Radius von 1,5 mm überschreitet die Menge nicht 2
3	Scratches	Die Anzahl überschreitet nicht 10 und die Gesamtlänge nicht mehr als 1 Durchmesser
4	Riesenschritte	4 °	Unzutreffend
		8 °	Fläche ≤5%
5	Sauberer Bereich auf der Rückseite	≥95 %

 

Der Oberflächendefektbereich bezieht sich auf: bei dem Siliziumkarbid-Epitaxiewafer mit einem Durchmesser von 76,2 mm wird die gesamte Oberfläche des 2 mm-Ringbereichs vom Rand entfernt und die gesamte Oberfläche des 100 mm & 150 mm Siliziumkarbid-Epitaxiewafers wird entfernt von der Rand 3mm Ringfläche;

Punktdefekte umfassen dreieckige Defekte, Tropfen und Karotten;

Kantenabsplittern bezieht sich auf den Defekt, von dem die Kante des Epitaxiewafers versehentlich abgezogen wird;

Kratzer sind nicht entfernbare lineare Spuren mit einem Seitenverhältnis von mehr als 5, die auf der Oberfläche des epitaktischen SiC-Wafers aufgrund von Kratzern durch Fremdkörper zurückbleiben;

Eine Riesenstufe ist ein sichtbarer paralleler linearer Defekt senkrecht zur Hauptbezugskante;

Wenn der Kunde spezielle Anforderungen an Einkristall-SiC-auf-SiC-Epi-Wafer vom N-Typ oder P-Typ hat, müssen dies von beiden Parteien ausgehandelt werden.

4. FAQ zu SiC auf SiC

F:Wie können Sie garantieren (Nachweis erbringen), dass die Trägerkonzentration von p-SiC auf SiC ≤5E14 beträgt? Ich glaube, dass die ECV-Methode, die üblicherweise zur Messung der Trägerkonzentration verwendet wird, nicht in der Lage ist, eine so niedrige Trägerkonzentration zu messen. Was für eine Methode verwenden Sie?

A:Nach Ihrer Bestellung können wir die Trägerkonzentration der SiC-Epitaxie mit der ***-Methode testen. Kontaktieren Sie bittevictorchan@powerwaywafer.comfür *** Wert.

Für weitere Informationen kontaktieren Sie uns bitte per E-Mail unter victorchan@powerwaywafer.com und powerwaymaterial@gmail.com