Wafer di silicio con varie deposizioni metalliche sono in vendita nelle misure da 2 pollici a 12 pollici. La deposizione di metallo su wafer di silicio viene solitamente elaborata sulla superficie del substrato e lo spessore del substrato è tipicamente 300um ~ 700um. Di seguito viene mostrato un elenco di wafer come riferimento:
1. Elenco di wafer di deposizione di metalli su wafer di silicio
No. | Materiale | Formato (pollice) | superficie finita | Tipo | Spessore (um) | Spessore del film (nm) | Resis.(ohm.cm) | Bordo di riferimento |
M2 | Wafer di silicio rivestito d'oro | 4 | SSP | N100 | 450±15 | 10nmCr+100nmAu | 0.01~0.02 | 2 |
M4 | Wafer di silicio rivestito d'oro | 2 | SSP | P100 | 430±10 | 20nmTi+100nmAu | 0~0.005 | – |
M5 | Wafer di silicio placcato oro | 2 | SSP | N100 | 430±10 | 20nmTi+1200nmAu | 0~0.05 | 1 |
M14 | Wafer di silicio rivestito di rame | 6 | SSP | N100 | 675 ± 25 | 2000nmCu | 1~100 | – |
M15 | Wafer di silicio rivestito di alluminio | 8 | SSP | P100 | 700±25 | 500nmAl | 1~100 | – |
M18 | Si Wafer placcato in rame | 12 | SSP | P100 | 700±25 | 1000nmCu | 1~100 | – |
M19 | Wafer di silicio rivestito di rame | 12 | SSP | P100 | 700±25 | 500nmCu | 1~100 | – |
M20 | Si Wafer placcato in rame | 6 | SSP | N100 | 625 ± 25 | 125nmCu | 0.01~0.02 | – |
M21 | Wafer di silicio rivestito d'oro | 2 | SSP | P100 | 400±15 | 10nmCr+100nmAu | 0~0.0015 | – |
M22 | Wafer di silicio placcato oro | 2 | SSP | N100 | 280±15 | 10nmCr+100nmAu | 0~0.05 | – |
M33 | Wafer di silicio rivestito di platino | 2 | SSP | P100 | 430±15 | 30nmTi+150nmPt | 0~0.0015 | – |
M34 | Si Wafer placcato oro | 4 | DSP | 100 | 110±25 | 10nmCr-+50nmAu | 0.01~0.05 | – |
M35 | Si Wafer placcato oro | 6 | DSP | 100 | 200±25 | 10nmCr+50nmAu | 0.005~0.01 | – |
M36 | Wafer di silicio rivestito d'oro | 6 | SSP | N100 | 625 ± 25 | 10nmCr+50nmAu | 0.01~0.02 | – |
M37 | Wafer di silicio rivestito d'oro | 4 | DSP | P100 | 200±10 | 50nmCr+10nmAu | 2~3 | – |
M40 | Si Wafer platinato | 4 | SSP | P100 | 515±15 | 300nmSi02+30nmTi+300nmPt | 0.008~0.012 | 2 |
M41 | Si Wafer platinato | 4 | SSP | P100 | 525±25 | 300nmSi02+30nnTi+300nmPt | 0.01~0.02 | 2 |
M42 | Wafer di silicio rivestito di Au | 6 | DSP | 100 | 200±25 | 10nmCr+50nmAu | 0.005~0.01 | – |
M43 | Wafer di silicio rivestito di Pt | 4 | SSP | P100 | 500±15 | 300nmSi02+30nmTi+150nmPt | 0~0.0015 | 2 |
M44 | Si Wafer placcato Pt | 4 | SSP | P100 | 500±15 | 500nmSi02+30nmTi+150nmPt | 0~0.0015 | 2 |
M46 | Si Wafer placcato Au | 4 | SSP | N100 | 525±15 | 30nmCr+125nmAu | 0~0.005 | – |
M47 | Wafer di silicio placcato in rame | 4 | SSP | N100 | 525±15 | 30nmCr+100nmCu | 0~0.005 | – |
M49 | Wafer di silicio placcato in rame | 4 | SSP | P100 | 525±15 | 30nmCr+100nmCu | 8 ~ 12 | 2 |
M50 | Si Wafer placcato Au | 4 | SSP | N100 | 450±15 | 90nmSi02+10nmCr+100nmAu | 0,012~0,018 | – |
M51 | Wafer di silicio rivestito di Pt | 4 | SSP | P100 | 500±10 | 280nmSi02+150nmPt | 0~0.0015 | 1 |
M52 | Wafer di silicio rivestito di Cr | 4 | SSP | N100 | 525±25 | 200nmCr | 0.01~0.02 | 2 |
M54 | Wafer di silicio rivestito di Ag | 4 | SSP | P100 | 500±10 | 30nmCr+200nmAg | 0~0.05 | 2 |
M55 | Wafer di silicio rivestito di Cu | 4 | DSP | P100 | 500±10 | 20nmTi+100nmAu | 0~0.05 | 2 |
M56 | Wafer di silicio placcato in rame | 4 | DSP | P100 | 500±10 | 20nmNi+100nmAu | 0~0.05 | 2 |
M57 | Wafer di silicio rivestito di Cu | 4 | SSP | N100 | 500±10 | Superficie non lucida 20nnTi+100nmAu | 1~3 | 2 |
M58 | Wafer di silicio rivestito d'oro | 4 | DSP | N100 | 525±25 | 20nmTi+100nmAu | 0~0.01 | 2 |
M59 | Wafer di silicio placcato in oro | 4 | SSP | P100 | 525±20 | Superficie non lucida 20nmNi+100nmAu | 1-3 | 2 |
We also can offer Al coated silicon wafer (PAM200723-SI):
8″ Aluminized coated Si wafer
Diameter: 200+/-0.5mm
Type: P/Boron
Orientation: <100>
Resistivity: >0.5 ohm.cm
Thickness: 200um+/-50um
Notch: V
Surface: Polished/Etched
Coated layer: Ti 500A + Al 30,000A+/-10%
Prendiamo ad esempio il wafer di silicio rivestito di platino (Pt): poiché lo strato di platino ha elevata durezza, bassa resistenza e buona saldabilità, la conduttività, la durezza e la resistenza alla corrosione del wafer di silicio platinato sono aumentate, il che lo rende utilizzabile come conduttore substrato.
2. Informazioni sul rivestimento in platino su wafer di silicio
La deposizione di metallo su wafer di silicio si riferisce a un processo di metallizzazione che film sottili metallici depositati sul wafer per formare un circuito conduttivo. I metalli sono comunemente oro, platino, alluminio, rame, argento e così via. Possono essere utilizzate anche leghe metalliche.
La tecnologia di deposizione sotto vuoto è spesso utilizzata nel processo di metallizzazione. Mentre per il processo di deposizione, lo sputtering, l'evaporazione a fascio di elettroni, l'evaporazione flash e l'evaporazione per induzione sono i metodi usuali per fabbricare film di platino su wafer di silicio.
Il wafer di silicio è comunemente usato per depositare e far crescere film sottili ferroelettrici da fonti di sputtering. La temperatura per la sinterizzazione generalmente può raggiungere i 650~850 °C. Durante la sinterizzazione, lo stress cambia notevolmente e la tensione o la compressione diminuiranno quando raggiunge i gigapascal. Dopodiché, lo stress tipico del film sottile ferroelettrico è di circa 10o gigapascal. Il film sottile di Pt apparirà piccole crepe quando la temperatura è superiore a 750°C. Pertanto, lo strato metallico di Pt nella lavorazione dei wafer di silicio dovrebbe depositarsi a una temperatura inferiore a 750°C.
Per ulteriori informazioni, contattaci tramite e-mail all'indirizzo victorchan@powerwaywafer.com e powerwaymaterial@gmail.com.