エピタキシャルInGaAsP/InPフォトダイオードウェーハは、InPベースのオプトエレクトロニクスデバイスを製造するために提供されています。 このようなデバイスの場合、InGaAsP第4材料は一般的にInP基板オーミック接触層として。 InP上にエピタキシャル化された4次InGaAsP薄膜は、InP発光に敏感です。 InGaAsP / InP PINフォトダイオード構造により、リーク電流の少ないデバイスを作成できます。 PAM-XIAMENのGaInAsP/InPヘテロ接合フォトダイオード構造の詳細は次のとおりです。
1.InGaAsPフォトダイオード構造
PIN用のGaInAsP/InPに基づくフォトダイオードの1550nmエピ構造(PAM211119-1550PIN) | |||||
層 | 材料 | 膜厚(nm) | ドーパント | ドーパント濃度(cm-3) | タイプ |
4 | ジョージアxで1-xとしてyP1-y | – | シ | – | N |
3 | InP | – | シ | – | N |
2 | ジョージアxで1-xとして | – | アンドープ | – | N |
1 | InP | 0.5-1 | シ | – | N |
N+InP基板 |
備考:
1)InGaAsPの格子整合化合物により、吸収体と透明層の合成が可能になります。
2)InGaAsP / InPの特性には、InGaAsPの組成とInの吸収定数に応じて、1.65μmから0.92μmの間のバンドギャップの変動が含まれます。0.53ジョージア0.471.55μmで約7,000cm-1.
2. InGaAsP/InP構造エピタキシャル層の屈折率の決定
InGaAsP / InPクォータナリアバランシェフォトダイオード構造で製造されたデバイスの場合、エピタキシャル層のパラメータは、エピタキシー前の各成分の比率によって決定されるだけでなく、エピタキシャルプロセスにも密接に関連しています。 したがって、デバイスがプロセスからの所定の設計要件を満たしていることを確認し、プロセスの一貫性を向上させる必要があります。また、エピタキシャル層のパラメータを一定期間サンプリングする必要もあります。
InGaAsP / InPヘテロ構造PINフォトダイオードのエピタキシャル層の屈折率を直接決定するには、エピタキシャル層のエッチングされた格子を介してAr +レーザーをエピタキシャル層に結合し、Ar+フッ化物によって放出された蛍光を結合します。グレーティングによって。 エピタキシャル層の屈折率と厚さを計算で得ることができる方法の主な欠点は、エピタキシャル層上にエッチングされた格子を作製する必要があり、格子溝の深さを仮定して計算が得られることである。は事前に0.1μmであるため、InGaAs / InGaAsP / InP構造で得られる屈折率精度は低く、±0.01程度です。
3. FAQ for PIN Photodiode Wafer
Q: May I know if you have the data of the refractive index of the MQW layer in 1550nm PIN photodiode structure?
: The refractive index of this PIN photodiode wafer is around XX between 1000nm-1600nm, and it has small fluctuation. Please contact our sales team victorchan@powerwaywafer.com for specific value.
詳細については、メールでお問い合わせください。 victorchan@powerwaywafer.com と powerwaymaterial@gmail.com.