PAM-XIAMENのサイズ200mmのホウ素ドーパントを使用したシリコンエピタキシーは、半導体デバイスの製造に利用できます。 シリコンエピタキシー成長は、シリコンウェーハの表面処理プロセスであり、化学反応またはその他の手段によって単結晶膜が研磨されたウェーハに重ね合わされ、膜層がシリコンエピタキシャル層であることを意味します。 200mmシリコンベースのエピタキシーの詳細については、リストされている表を参照してください。
1.シリコンエピタキシャルウェーハのパラメータ
PAM210531-SIEPI
| 200mmエピタキシャルシリコンウェーハ | |||||
| ltem | 単位 | 制限 | 試験方法 | 注釈 | |
| 1水晶/バルク特性 | |||||
| 1.1 | 成長方法 | – | – | – | CZ |
| 1.2 | 方向付け | – | （100） | – | – |
| 1.3 | ドーパント | – | ボロン | – | – |
| 1.4 | 抵抗率 | オーム* cm | 0.01-0.02 | – | – |
| 1.5 | 半径方向の抵抗率の変動 | % | 最大10％ | ASTMF81プランB | |
| 1.6 | 酸素濃度 | ppma | 10-16 | 新しいASTM（F121-83）K = 2.45 | |
| 1.7 | 放射状酸素変動 | % | ≤10％ | – | – |
| 1.8 | バルク金属濃度、Fe | At / cm3 | NA | – | Cu / Fe / Ni / Al / Zn |
| 1.9 | 炭素濃度 | At / cm3 | 最大2.0 * 1016 | – | – |
| 1.10 | 転位 | – | なし | – | エッチング後 |
| 1.11 | スリップ、リネージュ、ツイン、スワール、シャローピット | – | – | ||
| 2研磨されたウェーハ/基板 | |||||
| 2.1 | 面方位 | 学位 | （100）±0.5 | – | – |
| 2.2 | 直径 | ミリ | 200±0.2 | – | – |
| 2.3 | 厚さ | ミリ | 725±20 | – | – |
| 2.4 | プライマリフラット長 | ミリ | ノッチ付き | – | SEMI M1.9-0699 |
| 2.5 | プライマリオリエンテーションフラット | 学位 | {100} | – | – |
| 2.6 | エッジプロフィ（角度） | – | SEMI | – | – |
| 2.7 | SEMIM1-0200に準拠して指定された前面目視検査特性表1 | ||||
| 2.8 | 裏面
ポリ+ LTO（SiO2) |
ポリ
8000±800 + LTO8000±800ALTOアウター |
– | – | |
| 2.9 | エッジ除外（LTO）
-裏側 -表側 |
ミリ | 0.5〜2.0
なし |
– | – |
| 2.10 | SEMIM1-0200に従って指定された裏面目視検査特性表1 | ||||
| 3エピタキシャルウェーハ/層 | |||||
| 3.1 | 表面金属 | At / cm-2 | ≤5E10 | – | Cu / Fe / Ni / Al / Zn |
| 3.2 | ボウ/ワープ | ミクロン | ≤50 | – | – |
| 3.3 | 総厚変動（TTV） | ミクロン | ≤4 | – | – |
| 3.4 | サイトフラットネス（SFQR） | ミクロン | ≤1 | – | 20 * 20mm、100％
PUA |
| 3.5 | ドーパント | – | ボロン | – | – |
| 3.6 | 厚さの目標範囲 | ミリ | 添付ファイルのエピコードによると | ||
| 3.7 | 厚さ公差、w / w | % | ＜5 | 中心（1点）端から10mm（4点@ 90度）
[Tmax-Tmin]÷[Tmax + Tmin] * 100％ |
|
| 3.8 | 抵抗範囲 | オーム* cm | 添付ファイルのエピコードによると | ||
| 3.9 | 抵抗率許容差、w / w | % | ＜5 | 中心（1点）端から10mm（4点@ 90度）
[Rmax-Rmin]÷[Rmax + Rmin] * 100％ |
|
| 3.10 | エッジクラウン | – | NA | エピ層の厚さの1/3を超えないウェーハ表面からの投影 | |
| 3.11 | スタッキング障害 | cm-2 | ≤0.1 | ASTMF1810 | – |
| 3.12 | エッチピット密度 | cm-2 | ≤5 | – | – |
| 3.13 | スリップライン | – | セミM2-0997 | ASTM F523、SEMI M17 | – |
| 3.14 | 傷、くぼみ、オレンジの皮、
ひび割れ/骨折、カラスの足、かすみ、 異物 |
– | なし | ASTMF523 | – |
| 3.15 | エッジチップ | – | なし | ASTMF523 | |
| 3.16 | ライトポイントの欠陥（突起、侵入、
スパイクなど） |
EA
ミクロン |
なし | ASTMF523 | レーザー自動表面検査 |
| 3.17 | 公称エッジの除外 | ミリ | 3 | アイテム3.2〜3.4、3.11〜3.14、3.16の場合 | |
| SEMI表5に従って指定された前面目視検査特性SEMIM11-0200 | |||||
| 4.1 | 裏面のレーザーマーキングが硬く、ノッチの反対側、SEMI M12 | ||||
| SEMI表5に従って指定された裏面目視検査特性SEMIM11-0200 | |||||
Attachment for Technical Specification Epi
| 抵抗率範囲オーム* cm | 厚さ範囲mm | ||
| 1 | MM6Bp 12.0_15.0 | 12±10％ | 15±5％ |
2.シリコンエピタキシープロセス
シリコンのエピタキシー技術は1960年代に開発され、主に気相エピタキシー、液相エピタキシー、シリコンウェーハ分子線エピタキシーの3つの方法に発展してきました。 その中で、液相エピタキシーと分子線エピタキシーは、コストが高いため、基本的には実験室でのみ使用されています。 世界で最も重要なシリコンエピタキシー技術は気相エピタキシーです。
気相エピタキシーの原理は、四塩化ケイ素（SiCl4）、四塩化ケイ素（SiH4）、トリクロロシラン（SiHCL3）などの中間ガスを使用して、シリコンエピタキシャル成長反応器でシリコン原子を生成し、シリコンを堆積させることです。単結晶シリコン基板上の原子。
例として、四塩化ケイ素の水素還元反応を取り上げます。 四塩化ケイ素ガスは1200°Cの高温で水素と反応し（化学反応式はSiCl4 + 2H2 = Si + 4HCl）、Siケイ素原子固体と反応副生成物HClガスを生成します。 同時に、シリコン原子が基板上に沈降してエピタキシャル層を形成します。
3.エピタキシャルシリコンウェーハ製造のより良い性能
エピタキシャル技術は、抵抗を低減するだけでなく、高電圧および高電流（高抵抗）に耐える材料を必要とする高周波デバイスと高電力デバイスの間の矛盾を解決するために最初に発明されました。 エピタキシーにより、高抵抗シリコンウェーハエピタキシャル層シリコンエピタキシャル構造上に製造されたデバイスが同時に高いコレクタ電圧と低いコレクタ抵抗を得ることができるように、低抵抗基板上で成長させることができます。
4.シリコンエピタキシーの利点
当初の設計目的に加えて、エピタキシャル技術には次の重要な点もあります。利点：
4.1完全なエピタキシーシリコン表面
エピタキシャル層は、シリコンエピタキシー上の材料の純度と均一性を向上させることができます表面。 機械的に研磨されたウェーハと比較して、エピタキシャル処理されたシリコンウェーハ表面の平坦度が高く、清浄度が高く、微小欠陥が少なく、表面の不純物が少ないため、抵抗率がより均一になります。 表面粒子、積層欠陥、転位、シリコンエピタキシャル層欠陥などの制御がより簡単になります。シリコンエピタキシーは、エピタキシャルシリコン検出器の性能を向上させるだけでなく、製品の安定性と信頼性も保証します。
4.2構造の階層化
エピタキシーは、抵抗率、ドーピング要素、シリコンエピタキシードーピング濃度が異なるエピタキシャル層を元の基板に重ね合わせることができます。これは、HBT（ヘテロ接合バイポーラトランジスタ）、MOSFET（金属酸化膜半導体電界効果トランジスタ）を製造する半導体トランジスタに必要なプロセスです。 同時に、エピタキシーは異なる構造層（異なる層での異なる抵抗）を提供するため、エピタキシーは、CMOSテクノロジーの最も一般的なラッチアップ効果と短チャネル効果を解決するための最も一般的な方法の1つでもあります。
4.3レトロドーピング
ドーピングとは、半導体製造プロセスにおいて、純粋で不純物のない材料（真性半導体）に意図的に不純物を導入して、材料の電気的特性を変化させるプロセスを指します。 ドーピングは、ドープされた元素の量に応じて、重ドーピング、軽ドーピング、中ドーピングに分けることができます。 通常の状況では、重いドーピングは軽いドーピングより上でなければなりません。 エピタキシャルシリコンプロセスにより、ドープされた構造層の交換または複数のドーピングの組み合わせを実現できます。これにより、シリコンエピタキシーでのデバイス設計の柔軟性とパフォーマンスが向上します。
詳細については、メールでお問い合わせください。 victorchan@powerwaywafer.com と powerwaymaterial@gmail.com.