エピタキシャルシリコンウェーハ
Silicon Epitaxial Wafer(Epi Wafer) is a layer of epitaxial silicon single crystal deposited onto a single crystal silicon wafer(note: it is available to grow a layer of poly crystalline Silicon layer on top of a highly doped Singly crystalline silicon wafer, but it needs buffer layer (such as oxide or poly-Si) in between the bulk Si substrate and the top epitaxial silicon layer. It also can be used for thin film transistor.
- 説明
製品の説明
エピタキシャルシリコンウェーハ
シリコンエピタキシャルウェハ（エピウエハ）is a layer of epitaxial silicon single crystal deposited onto a single crystalシリコンウエハ(note: it is available to grow a layer of poly crystalline Silicon layer on top of a highly doped Singly crystalline silicon wafer, but it needs buffer layer (such as oxide or poly-Si) in between the bulk Si substrate and the top epitaxial silicon layer. It also can be used for thin film transistor.
The methods for preparing epitaxial silicon wafers include vapor phase epitaxy, liquid phase epitaxy, molecular beam epitaxy and so on. Among them, chemical vapor deposition (CVD)-based vapor phase epitaxy is the main silicon epitaxial growth process. Commonly used sources are SiCl4, SiHCl3, SiH2Cl2 and SiH4.
In order to meet the needs of various semiconductor devices, various silicon epitaxial technologies have been generated for epitaxial silicon wafer production. In addition to the silicon epitaxial growth in low temperature epitaxy and reduced pressure epitaxy, there is also selective epitaxy that deposits a silicon epitaxial layer on a specific part of the silicon wafer.
基板の結晶構造を継続しながら、それが正確なドーピング濃度に、堆積されるエピタキシャル層をドープすることができます。
エピ層の抵抗：150オームcmへ<1オームセンチアップ
エピ層の厚さ：<1 umの150までのUM
構造：N / N +、N- / N / N +、N / P / N +、N / N + / P-、N / P / P +、P / P +、P- / P / P +。
ウエハアプリケーション：デジタル、リニア、パワー、MOS、BiCMOSのデバイス。
一目で私たちの利点
1.Advanced epitaxial growth equipment, test equipment and epitaxial silicon technology.
低欠陥密度と良好な表面粗さを持つ最高品質2.Offer。
当社の顧客のための研究チームのサポートと技術サポートを3.Strong
6」（150ミリメートル）ウェーハ仕様：
| アイテム | 仕様 | |
| 基板 | サブスペック号 | |
| インゴット成長方法 | CZ | |
| 導電型 | N | |
| ドーパント | として | |
| 方向付け | （100）が0.5°、±します | |
| 抵抗率 | ≤0.005Ohm.cm | |
| RRG | ≤15％ | |
| [大井]コンテンツ | 8〜18 PPMA | |
| 直径 | 150±0.2ミリメートル | |
| プライマリフラット長 | 55〜60ミリメートル | |
| プライマリフラット場所 | {110}±1° | |
| 第二にフラット長 | セミ | |
| 第二にフラット場所 | セミ | |
| 厚さ | 625±15ええと | |
| 特性の裏側： | ||
| 1、BSD /ポリ-Si（A） | 1.BSD | |
| 2、SIO2 | 2.LTO：500 A±5000 | |
| 3、エッジ除外 | 3.EE:?0.6ミリメートル | |
| レーザーマーキング | 無し | |
| 前面 | 鏡面研磨 | |
| エピ | 構造 | N / N + |
| ドーパント | フォス | |
| 厚さ | 3±0.2μmの | |
| Thk.Uniformity | ≤5％ | |
| 測定位置 | エッジから中心（1点）10ミリメートル（90度@ 4つのPTS） | |
| 計算 | 【のTmax-Tminを〕÷〔のTmax + Tminの] X 100％ | |
| 抵抗率 | 2.5±0.2 Ohm.cm | |
| Res.Uniformity | ≤5％ | |
| 測定位置 | エッジから中心（1点）10ミリメートル（90度@ 4つのPTS） | |
| 計算 | [さRmax-Rminの]÷[さRmax + Rminの] X 100％ | |
| スタック欠陥密度 | ≤2（EA / cm 2）を | |
| ヘイズ | 無し | |
| 傷 | 無し | |
| クレーター、オレンジピール、 | 無し | |
| エッジクラウン | ≤1/ 3エピ厚さ | |
| スリップ（ミリメートル） | 全長≤1Dia | |
| 異物 | 無し | |
| 裏面の汚染 | 無し | |
| 合計点欠陥（粒子） | ≤[email protected] |
Silicon Epitaxy Growth with Boron Dopant by VPE
あなたも好きかも...
-
ポリッシュウェーハ
PAM-XIAMEN can offer polished wafer, n type or p type with orientation at <100>, <110> or <111>. FZ polished wafers, mainly for the production of silicon rectifier (SR), silicon controlled rectifier (SCR), Giant Transistor (GTR), thyristor (GRO)
-
テストウェーハモニターウェーハダミーウェハ
PAM-XIAMENはダミーウェーハメーカーとして、生産工程初期の安全性を向上させるために生産装置に使用され、納期確認や工程形状評価に使用されるシリコーンダミーウェーハ/テストウェーハ/モニターウェーハを提供しています。 ダミーのシリコンウェーハは実験やテストに使用されることが多いため、ほとんどの場合、そのサイズと厚さが重要な要素となります。 100mm、150mm、200mm、300mmのダミーウェーハをご用意しております。
-
エッチングウェハ
The etching silicon wafers offered by PAM-XIAMEN are N type or P type etching wafers, which have low roughness, low reflectivity and high reflectivity. The etching wafer has the characteristics of low roughness, good glossiness and relatively low cost, and directly substitutes the polished wafer or epitaxial wafer which has relatively high cost to produce the electronic elements in some fields, reducing the costs.
-
GaAsのエピウェーハ
PAM-XIAMEN is manufacturing various types of epi wafer III-V silicon doped n-type semiconductor materials based on Ga, Al, In, As and P grown by MBE or MOCVD. We supply custom GaAs epiwafer structures to meet customer specifications, please contact us for more information.
-
CZ単結晶シリコン
PAM-XIAMEN, a monocrystalline bulk silicon producer, can offer <100>, <110> and <111> monocrystalline silicon wafers with N&P dopant in 76.2~200 mm, which are grown by CZ method. The Czochralski method is a crystal growth method, referred to as the CZ method. It is integrated in a straight-tube heat system, heated by graphite resistance, melts the polysilicon contained in a high-purity quartz crucible, and then inserts the seed crystal into the surface of the melt for welding. After that, the rotating seed crystal is lowered and melted. The body is infiltrated and touched, gradually raised, and finished or pulled through the steps of necking, necking, shouldering, equal diameter control, and finishing.
-
SiCのエピタキシー
我々は、カスタム薄膜（シリコンカーバイド）、炭化ケイ素デバイスの開発のため6H又は4H基板上のSiCエピタキシーを提供します。 SiCエピタキシャルウェハは、主にショットキーダイオード、金属酸化膜半導体電界効果トランジスタ、接合型電界効果のために使用されます -
フロートゾーン単結晶シリコン
PAM-Xiamen は、フロート ゾーン法によって得られるフロート ゾーン シリコン ウェーハを提供できます。 単結晶シリコンロッドは、フロートゾーン成長によって得られ、単結晶シリコンロッドをフロートゾーンシリコンウェーハと呼ばれるシリコンウェーハに加工します。 浮遊帯域シリコンプロセス中、帯域溶融されたシリコンウェーハは石英坩堝と接触していないため、シリコン原料は浮遊状態にある。 これにより、シリコンの浮遊帯域溶融のプロセス中に汚染が少なくなります。 炭素含有量と酸素含有量が低く、不純物が少なく、抵抗率が高くなります。 パワーデバイスや特定の高電圧電子デバイスの製造に適しています。
-
GaN系テンプレート
PAM-厦門のテンプレート製品（窒化ガリウム）GaNテンプレート、（窒化アルミニウム）の結晶層からなるAlNテンプレート、（窒化アルミニウムガリウム）のAlGaNテンプレートとサファイア上に堆積される（窒化インジウムガリウム）のInGaNテンプレート
Related Products
-
12インチプライムグレードシリコンウェーハ
PAM-XIAMEN offer 300mm bare silicon wafers (12 inch) in prime grade, n type or p type, and the 300mm silicon wafer thickness is 775±15. Compared to other silicon wafer suppliers, Powerway Wafer’s silicon wafer price is more competitive with higher quality. 300mm silicon wafers have a higher yield per wafer than pervious large diameter silicon wafers.
-
12″ Silicon Wafers 300mm TOX ( Si Thermal Oxidation Wafer )
PAM-XIAMEN offers 300mm silicon oxide wafer and dioxide wafer. Thermal oxide silicon wafer or silicon dioxide wafer is a bare silicon wafer with oxide layer grown by dry or wet oxidation process. The thermal oxide layer of the silicon wafer is usually grown in a horizontal tube furnace, and the silicon wafer oxide temperature range is generally 900 ℃ ~ 1200 ℃. Compared with CVD oxide layer, silicon wafer oxide layer has higher uniformity, better compactness, higher dielectric strength and better quality.
-
12インチのテストグレードシリコンウェーハ
PAM-XIAMEN offers 300mm bare silicon wafers (12 inch) dummy, test grade, n type or p type. Compared to other silicon wafer suppliers, Powerway Wafer offers professional service with competitive prices.
