SOIウェーハ
現代の半導体テクノロジーの進化の中で、シリコン オン インシュレーター (SOI) は特殊な技術から、高性能コンピューティング、低電力通信、MEMS センシング、さらには量子デバイスの研究を支える重要な材料プラットフォームに変わりました。研究者にとって、SOI ウェーハは単なる実験用の基板ではなく、新しい物理的効果を探索し、性能限界を押し上げるための「テストベッド」です。
図1 SOIウェーハの代表的な構造とデバイスの応用例
1. SOI ウェーハを選択する理由– デバイスの物理学による主な利点
SOI ウェーハの基本構造は、デバイスレベルで複数のかけがえのない利点をもたらします。従来のバルクシリコン CMOS 技術と比較して、SOI 技術はデバイス分離方式に根本的な変化をもたらします。
- ラッチアップの除去: SOI 構造により、寄生サイリスタ パスのないデバイス間の完全な誘電体分離が実現され (図 2 を参照)、回路の信頼性が大幅に向上します。
- 寄生容量の低減と高速化: 埋め込み酸化層 (BOX) はデバイス層を基板から分離し、基板に対するソース/ドレイン寄生容量を大幅に低下させます (バルクシリコンの約 1/3)。
- 優れた耐放射線性：活性体積が大幅に減少し、電離放射線によって誘発される光電流が顕著に減少します。
- 幅広い温度での動作 (最大 >300 °C): 高温での完全空乏型 SOI デバイスでは、オフ状態のリーク電流は生成電流 (n に比例) によって支配されます。私(T) 拡散電流によるのではなく (n に比例)私2(T) バルクシリコンと同様に、バルクデバイスよりも 3 ～ 4 桁低いリーク電流が発生します。
- 極端なスケーリングをサポート: 極薄デバイス層 (≤20nm) とマルチゲート アーキテクチャ (FinFET、Ω-FET、GAA) を組み合わせることで、短チャネル効果を効果的に抑制し、ゲート長を 10 nm 以下に縮小することができます。
図2 バルクシリコンCMOSとSOI CMOSの構造比較
2. SOIウェーハの主流製造ルートと技術的課題
SOI ウェーハの最終的なデバイス性能は、製造プロセスの選択に大きく依存します。現在、SIMOX (注入酸素による分離)、Smart Cut™ (スマート切断)、BESOI (ボンドおよびエッチバック SOI) などの業界標準の準備技術は、それぞれ異なる物理メカニズムに依存しており、BOX の品質、デバイス層の欠陥密度、厚さの均一性において差別化された利点を提供し、極薄 FD-SOI から厚膜 MEMS に至るまでのアプリケーションに適しています。
2.1 SIMOX (注入酸素による分離)
埋め込み酸化層は、高線量の酸素イオン注入とそれに続く高温アニーリングによって形成されます。その後開発された ITOX (内部熱酸化) プロセスは、「シリコン パイプ」欠陥を効果的に除去し、BOX 層の化学量論を改善することができます。
図3 SIMOXプロセス原理と断面顕微鏡写真
2.2 Smart Cut™ テクノロジー
水素イオン注入とウェーハ貼り合わせにより、デバイス層を高精度に転写します。現在、高品質なSOIウェーハの製造方法として主流となっています。これにより、デバイス層の厚さ (4nm ～ 1.5μm) と BOX の厚さ (5nm ～ 5μm) を正確に制御できると同時に、シード ウェーハを再利用できるため、コストが大幅に削減されます。
図 4 Smart Cut™ プロセスステップと注入領域の微細構造
2.3 Eltran®、BSOI、および BESOI テクノロジー
- エルトラン®：分離層として多孔質シリコンを採用。単結晶シリコンのエピタキシャル成長後、層が転写されます。デバイス層にはイオン注入による損傷がなく、結晶起源粒子 (COP) 欠陥もありません。
- ブソイ / ベソイ: パワーデバイスやMEMS構造などのアプリケーションの厚いデバイス層(>10μm)に適しています。 BESOI では、ホウ素またはゲルマニウムをドープしたエッチストップ層を導入して、均一性の高い薄層を実現します。
図 5 (a) Eltran®、(c) BSOI、および (d) BESOI プロセスの概略図
3. SOI ウェーハの特性評価
研究結果の違いは、基板の品質の微妙な変動に起因することがよくあります。したがって、研究グレードの SOI ウェーハのアプリケーションでは、材料がデバイスの製造要件を満たしているかどうかを検証するための体系的な構造特性評価と電気的テストが必須の前提条件となっています。
3.1 構造欠陥の特性評価 (HF 欠陥および Secco 欠陥)
デバイス層の結晶欠陥は埋め込み酸化層に伝播し、HF エッチング後に光学的に検出可能な欠陥点を形成する可能性があります。 Secco エッチングは応力集中領域を優先的に攻撃し、転位やその他の欠陥を明らかにします。
3.2 電気的特性評価 (擬似MOSFET、ホール効果、および4点プローブ)
極薄デバイス層の場合、従来のテスト方法は限られています。疑似 MOSFET 法、ホール効果測定、および 4 点プローブ技術を使用して、主要な電気パラメータ (移動度、しきい値電圧、ドーピング濃度、界面状態密度) を抽出します。
4. 最先端研究のための SOI デバイス アーキテクチャと物理的効果
学術ユーザーにとって、シリコン・オン・インシュレーターは単なる基板ではなく、新しいデバイス物理学を探索するためのプラットフォームです。
- マルチゲートアーキテクチャ (FinFET、Ω-FET、GAA): ゲート静電制御を強化することにより、ショートチャネル効果が効果的に抑制されます。理論と実験は、フィン幅 (Wフィン) はゲート長 (L) の 2/3 以下ですg)、理想的なサブスレッショルドスイング (~60mV/dec) を達成できます。
- 完全空乏化 (FD) および部分空乏化 (PD) 特性: FD‑SOI MOSFETは、より急峻なサブスレッショルドスイング（理論最小60mV/dec）を示し、「キンク効果」がなく、より低いスレッショルド電圧とより低い電力での動作が可能になります。
- 量子閉じ込めと体積反転: デバイス層の厚さが 10nm 未満の場合、キャリアは幾何学的量子閉じ込め (しきい値電圧の増加につながるエネルギー量子化) を経験します。適度な厚さのシリコン膜を備えたダブルゲート構造では、キャリア分布が界面ではなく膜の中心に集中する「体積反転」が発生する可能性があり、界面散乱が大幅に減少し、移動度が向上します。
5. SOI ウェーハが利用可能 – 研究のための安定した材料サポート
PAM-XIAMEN は、研究開発用途向けの SOI ウェーハを供給しています。デバイス層の厚さ、埋め込み酸化膜の厚さ、ドーピングの種類はすべて、研究要件に応じて柔軟に構成できます。 SOI ウェーハの価格や技術的な相談については、お問い合わせフォームまたは電子メールを送信してください[email protected]
|
SOI ウェーハ仕様 – PAM07162026 |
||||
| 期間 | パラメータ | 値 | ||
| 最終SOIウェーハ | 直径 | 100ミリメートル | 150ミリメートル | 200ミリメートル |
| オリエンテーション | （100）、（110）、（111） | |||
| TTV | <5um | |||
| 弓 | <±30um | |||
| ワープ | <40um | |||
| 金属 | <5E10(原子/cm²) | |||
| 光点欠陥 (@0.2μm) | <50ea/ウェーハ | |||
| 面積数（@0.8μm） | <20ea/ウェーハ | |||
| 位置決め | フラットまたはノッチ | |||
| SOI層 | 厚さ | 0.1～300um | ||
| 導電性の種類 | N、P | |||
| 抵抗率 | 0.001～100Ω・cm、 ≧10,000Ω・cm | |||
| SOI層仕上げ | 磨かれた | |||
| 埋め込み酸化層 | 厚さ | 0.1～4μm | ||
| ハンドルウェハ | 厚さ | (400-525)±15um | (400-625)±15um | (400-725)±15um |
| オリエンテーション | （100）、（110）、（111） | |||
| 導電性の種類 | N、P | |||
| 成長方法 | CZ、MCZ、またはFZ | |||
| 抵抗率 | 0.001～100Ω・cm、 ≧10,000Ω・cm | |||
| 裏側仕上げ | 研磨、エッチング、酸化物 | |||
| レーザーマーク | セミM12 | |||
研究用または産業用アプリケーションで半導体ウェーハが必要な場合は、次のアドレスまで電子メールでお問い合わせください。[email protected] と [email protected].
参考文献：
- Kim, T. & Lee, J. (2023)シリコン・オン・インシュレーター・ウェーハの製造と特性評価。マイクロおよびナノ システム レターズ、11(1)、15。
- ルデンコ、TE、ナザロフ、AN、リセンコ、VS (2020)。シリコン・オン・インシュレーター (SOI) デバイスの進歩とその基本特性。半導体物理学、量子エレクトロニクスおよびオプトエレクトロニクス、23(3)。