4H-SiC 기판 식각 형태 제어 +

PAM-XIAMEN은 대학 및 연구 기관을 위해 다음 사양의 저결함 4H‑SiC 기판을 제공합니다. 문의사항은 다음 주소로 문의해 주세요.[email protected]

매개 변수	사양 범위
폴리타입	4H-SiC
지름	2인치, 4인치, 6인치, 8인치
정위	온축, 오프축
전도도 유형	반절연(V), N형(N), P형(Al)
표면 마무리	SSP, DSP

실리콘카바이드(SiC)는 넓은 밴드갭, 높은 임계 항복장, 높은 열 전도성, 높은 포화 전자 표류 속도를 특징으로 하는 대표적인 3세대 반도체 소재입니다. 전력 전자, RF 장치 및 MEMS 센서에 널리 사용됩니다. 폴리타입 중에서 4H-SiC는 가장 성숙되었으며 4H-SiC 기판의 대규모 상업적 공급을 달성했습니다.

4H-SiC 기판 및 에피층의 품질 특성화에서 용융 수산화칼륨(KOH) 에칭은 전위 밀도 통계를 위한 일반적인 방법입니다. 이 원리는 전위 코어에서 더 높은 변형 에너지와 더 강한 화학적 활성을 기반으로 하며, 이는 용융 알칼리에서 우선적으로 공격되어 전위 유형에 해당하는 특징적인 에칭 피트를 형성합니다. 그러나 실제 에칭 결과에 따르면 서로 다른 결정면(Si면과 C면)에 형성된 피트와 전위 유형에 따라 모양과 크기가 크게 달라져 전위 분류의 정확성과 소자 성능 평가에 영향을 미치는 것으로 나타났습니다. 이는 식각 피트에 의해 발생하는 표면 거칠기와 응력 집중이 장치 성능에 직접적인 영향을 미치는 압력 센서와 같은 MEMS 장치에 특히 중요합니다.

4H-SiC의 용융 KOH 에칭에 대한 실험적 연구를 기반으로 이 기사에서는 에칭 피트 모양 차이의 물리화학적 기원을 체계적으로 분석하고, 전력 장치 및 압력 센서에 대한 차별화된 영향을 평가하고, 에칭 후 형태를 개선하기 위한 전략을 제안하여 관련 연구에 참고 자료를 제공합니다.

1. Etch-Pit 형상 차이의 형성 메커니즘

1.1 SiC 표면 극성으로 인해 이방성 에칭 동작이 발생함

4H-SiC의 (0001) Si-면과 (000-1) C-면은 용융 KOH에서 서로 다른 에칭 특성을 나타냅니다. Si 면에서는 이방성 우선 에칭이 발생하여 전위에 육각형 피트가 형성됩니다. C면에서는 등방성 부식이 지배적인 경향이 있어 원형 또는 얕은 구멍이 있는 매끄러운 표면을 생성합니다. 활성화 에너지 측정에 따르면 에칭 활성화 에너지는 Si-면에서 35.75kcal/mol, C-면에서 25.09kcal/mol이며, C-면 에칭 속도는 Si-면의 에칭 속도보다 훨씬 높습니다. 첫 번째 원리 계산에 따르면 C 면의 재구성된 표면 에너지(1×1)는 재구성된 Si 면(3×3)보다 낮지만 산화 후에는 C 면 표면이 불안정해집니다. 산화물은 KOH에 의해 더 쉽게 제거되어 균일한 부식이 지배적입니다.

1.2 전위 유형이 피트 형상에 영향을 미침

다양한 전위 유형은 고유한 에칭 피트 기능에 해당합니다.

마이크로파이프: 큰 육각형 깊은 구덩이;
나사산 나사 전위(TSD): Si 페이스에는 육각형의 날카로운 바닥이 있고 C 페이스에는 융기된 언덕이 있습니다.
스레딩 혼합 탈구(TMD): 육각형이지만 TSD 및 TED와 형태가 겹치는 경우;
스레딩 엣지 전위(TED): 더 작은 육각형 또는 원형의 얕은 구덩이;
기저면 탈구(BPD): 타원형 또는 껍질 모양의 구덩이.

에칭과 결합된 싱크로트론 X선 지형(SXRT)은 Si면에서 TSD와 TED의 피트 모양이 쉽게 혼동되는 반면, C면에서는 에칭 후 TSD에서 형성된 언덕이 SXRT 결과와 일대일로 일치하여 정확한 통계가 가능하다는 것을 확인했습니다.

그림 1 4H-SiC(0001) Si-면의 전위에 대한 싱크로트론 X선 지형(SXRT)과 용융 KOH 선택적 에칭 비교

1.3 산화제거 순환 메커니즘

에칭 공정은 두 단계, 즉 용존 산소에 의한 SiC 표면 산화와 용융된 KOH에 의한 산화물 제거의 주기를 통해 진행됩니다. C면은 Si면(4.8%)보다 표면 C=O/C–O 비율(16.31%)이 훨씬 높아 산화 후 더 쉽게 분해되므로 균일한 부식이 전위 우선 에칭보다 우세하여 얕고 둥근 피트가 생성됩니다.

2. Etch Pit이 소자 성능에 미치는 차별화된 영향

2.1 전력 장치: 에칭 피트는 실패 요인이 되지 않습니다.

전력 장치(예: MOSFET, JBS 다이오드)의 제조 흐름에서 용융 KOH 에칭은 전위 밀도 검사에만 사용되며 최종 장치 구조에는 유지되지 않습니다. 누설 전류에 대한 전위의 영향은 표면 형태보다는 전기적 활동에서 비롯됩니다. 에피택셜 성장은 대부분의 기판 전위를 걸러낼 수 있으며 장치 설계는 항복 전압 및 온저항에 큰 영향을 주지 않고 특정 전위 밀도를 견딜 수 있습니다. 따라서 식각 피트 자체의 모양은 전력 소자의 최종 성능에 영향을 미치지 않습니다.

2.2 압력 센서: 에칭 피트로 인해 성능 신뢰성이 저하됩니다.

압력 센서(예: 다이어프램 및 압저항기)의 민감한 구조는 기판이나 에피층에 직접 제작됩니다. 에칭 피트로 인해 발생하는 효과는 다음과 같습니다.

스트레스 집중: 날카로운 바닥의 육각 피트는 압력 하에서 국부적인 응력 특이성을 생성하여 압저항 출력의 비선형성이 증가하고 심지어 균열이 시작됩니다.
표면 거칠기: C면의 균일한 에칭은 표면 거칠기를 증가시켜 용량성 센서의 초기 간격 제어 정밀도를 저하시킵니다.
구덩이 유착: 과도한 에칭으로 인해 인접한 피트가 연결되어 다이어프램 무결성을 손상시키는 마이크로 트렌치가 형성됩니다.

이러한 요소는 압력 센서의 감도, 선형성 및 장기 안정성에 직접적인 영향을 미칩니다.

3. 식각 형태 개선을 위한 공정 전략

3.1 에칭 온도 및 시간 창 최적화

Si-face의 경우 최적의 시간 범위(2~6분)가 있습니다. 그 이상에서는 구덩이가 합쳐지고 표면이 거칠어집니다. 465°C에서 온도가 올라가면 전체 에칭 속도는 증가하지만 선택성은 감소하여 피트 경계가 흐려집니다. 권장사항:

Si-얼굴 탈구 공개: 465~480°C, 2~5분;
C면 에칭: 과도한 토총 성장을 피하기 위해 시간을 1~2분으로 단축합니다.

그림 2 4H-SiC의 용융 KOH 에칭 중 총 에칭 속도 및 선택도에 대한 온도의 영향: (왼쪽) 총 에칭 속도; (오른쪽) 다양한 에칭 온도에서 Si-면 전위 에칭 피트의 광학 현미경 사진

그림 3 4H-SiC(480°C)의 Si-면과 C-면에서 용융된 KOH 에칭 시간에 따른 마이크로파이프 피트 직경의 변화

3.2 단면 보호 에칭 방법

Yang et al. employed a stack of two substrates back‑to‑back wrapped with nickel wire, exposing the outer surfaces as the Si‑face and C‑face respectively while protecting the inner surfaces. This method allows independent control of etching time on each side and is suitable for preparing pressure‑sensor substrates that require single‑side flatness.

3.3 Post‑Etching Treatment

For pressure‑sensor substrates, it is recommended to add a short chemical mechanical polishing (CMP) step or a low‑concentration HF cleaning after KOH etching to remove surface oxides and micro‑roughness. Alternatively, a “etch‑first, then light‑polish” sequence can be adopted: first complete the dislocation density inspection, then remove the surface defects, and finally proceed with sensor structure fabrication.

The shape differences of etch pits on SiC substrates are determined jointly by surface polarity, dislocation type, and the oxidation‑removal cycle. These pits have no impact on power device performance, but they adversely affect the stress distribution and surface quality of pressure sensors. By precisely controlling etching temperature and time, adopting single‑side protected etching, applying post‑CMP treatment, and exploring additive processes, the etch morphology can be effectively improved to meet the requirements of sensor applications.

Whether you need 4H-SiC wafers for research or for industrial applications, please contact us email at [email protected] 과 [email protected].

References:

Yang, G., Xu, L., Cui, C., Pi, X., Yang, D., & Wang, R. (2024). Anisotropic etching mechanisms of 4H-SiC: Experimental and first-principles insights. Journal of Semiconductors, 45(1), 012502.
Sumakeris, J. J., Leonard, R. T., Deyneka, E., Khlebnikov, Y., Powell, A. R., Seaman, J., … & Balkas, E. (2016, June). Dislocation characterization in 4H-SiC crystals. In Materials Science Forum (Vol. 858, pp. 393-396). Trans Tech Publications Ltd.
Syväjärvi, M., Yakimova, R., & Janzén, E. (2000). Anisotropic etching of SiC. Journal of the Electrochemical Society, 147(9), 3519-3522.