다결정 후면 밀봉 연마 웨이퍼

다결정 후면 밀봉 연마 웨이퍼

아래는 다결정 후면 밀봉 연마 웨이퍼의 일반 표준 사양입니다. 이 크기에서는 일반적으로 평면이 아닌 노치가 사용됩니다.

후면 밀봉 poly+SiO2가 있는 Si 웨이퍼

후면 밀봉 poly+SiO2가 있는 Si 웨이퍼

1. 다결정 백 실드 실리콘 웨이퍼 사양

매개 변수 단위 PAM210305-SI
학년 다결정 후면 밀봉 연마 웨이퍼
일반적 특성
성장 방법 CZ
직경 MM 200 ± 0.2
유형 N
크리스탈 방향 <100>±0.5
도펀트 같이
전기적 특성
저항 Ω•cm 0.002-0.004
RRG 1 C-1/2R MAX % /
RRG 2 C-6mm MAX % ≤8
생활 시간 밀리초 /
화학적 특성
산소 PPMA /
조직 % /
탄소 PPMA /
벌크 금속 #/cm3 /
표면 금속 #/cm2 ≤5E10(Na,K,Al,Ni,Ca;Cu,Zn,Cr,Fe)
구조적 특성
탈구 #/cm2 없음
OISF #/cm2 /
기계적 특성
슬라이싱 오프 방향 정도 0±0.5
차 평면 위치 정도 없음
기본 평면 길이 MM 없음
차 평면 위치 정도 없음
차 평면 길이 MM 없음
두께 MM 725.0±20.0
TTV MM ≦4
MM ≤50(3PT)
경사 MM ≤50(3PT)
TIR MM ≦3
젓다 MM SFQR ≤0.4(25mm*25mm)
에지 프로필 22±2° X1=70-230µm, X2=500-600µm, X3>0
레이저 마킹 없음
표면 특성
정면 입자 MM ≤10(≥0.3μm), ≤15(≥0.2μm), ≤50(≥0.16μm)
#/SL
뒷면 비에스디 BSD 없음
에칭 알칼리 에칭
우아한 /
폴리 AP LP Å 8000±800(첫번째)
산화물 AP LP Å 4500±500(다음)(WJ1500)
가장자리 제외   MM <0.6
고객 부품 번호 /
패키지 표준 포장

 

2. 실리콘 웨이퍼의 백씰이란?

에피택셜 실리콘 웨이퍼는 반도체 집적회로 산업의 핵심 기초 소재로, 대규모 집적회로 생산 공정의 대부분은 에피택셜 실리콘 웨이퍼를 사용한다. 에피택셜 실리콘 웨이퍼는 실리콘 웨이퍼의 에피택셜 성장에 의해 얻을 수 있지만, 그 과정에서 필연적으로 셀프 도핑이 있게 됩니다. 셀프 도핑 현상의 가능한 원인 중 하나는 실리콘 웨이퍼의 에피택셜 성장의 고온 환경에서 실리콘 웨이퍼에 포함된 붕소 또는 인과 같은 도펀트 원자가 확산되어 실리콘 웨이퍼의 후면을 통과하여 반응 가스로 들어가기 때문입니다. 에피택셜 성장을 위해 실리콘 웨이퍼의 에피택셜 층에 증착됩니다. 위에서 언급한 도펀트 원자가 실리콘 웨이퍼의 에피택셜 층에 증착되면 저항 드리프트가 발생하여 에피택셜 웨이퍼의 품질에 심각한 영향을 미칩니다. 따라서 백 실링 기술이 제안됩니다.

실리콘 웨이퍼 백 실링은 셀프 도핑 현상을 방지하기 위해 일반적으로 사용되는 방법입니다. 이 기술은 위에서 언급한 도펀트 원자가 실리콘 웨이퍼의 후면을 통과하여 밀봉하기 위해 반응 가스에 들어가는 것을 방지하기 위해 실리콘 웨이퍼의 후면에 이산화규소 또는 폴리실리콘, 실리콘 질화물 및 기타 절연막 층을 증착하는 것을 말합니다. 도펀트 원자. 자체 도핑을 효과적으로 억제하고 저항률에 대한 영향을 줄이며 에피택셜 실리콘 웨이퍼의 품질을 향상시킬 수 있습니다.

파워 웨이 웨이퍼

자세한 내용은 다음 주소로 이메일을 보내주십시오. victorchan@powerwaywafer.compowerwaymaterial@gmail.com

이 게시물을 공유하기