SiC MOSFET 구조 SiC 기판 상의 호모에피택셜

SiC MOSFET 구조 SiC 기판 상의 호모에피택셜

SiC 기판 및SiC 호모에피택시PAM-XIAMEN의 제품은 MOSFET 장치 제작을 위해 제공될 수 있습니다. 탄화규소(SiC) MOSFET 구조는 주로 Si MOSFET 구조의 공정을 모방하여 제조됩니다. 구성 측면에서 MOSFET 구조는 일반적으로 평면 게이트와 홈 게이트의 두 가지 유형으로 나뉩니다. 다음은 SiC MOSFET의 전형적인 epi 구조입니다. SiC 기판의 에피택셜 SiC MOSFET 구조에 대한 자세한 내용은 당사에 문의하십시오. 또는 성장을 위해 SiC 에피 웨이퍼 디자인을 보낼 수 있습니다.

SiC MOSFET 구조 웨이퍼

1. MOSFET의 일반적인 SiC Epi 구조

에피층 자료 두께 캐리어 농도
1 SiC N드리프트 레이어 10 음 6x1015센티미터-3
0 4H-SiC N+기판

 

말:

SiC 에피택시 웨이퍼는 수직 트렌치 SiC MOSFET 및 평면 SiC MOSFET 장치를 제조하는 데 사용할 수 있습니다.

2. SiC MOSFET 작동 원리

SiC-MOSFET은 탄화규소 전력전자소자 연구에서 많은 주목을 받아온 소자이다. SiC MOSFET N+ 소스 영역과 P 웰 도핑은 모두 1700°C의 온도에서 이온 주입 및 어닐링 및 활성화됩니다.

SiC 파워 MOSFET 구조의 작동 원리는 다음과 같습니다.

꺼짐: 드레인과 소스 사이에 양의 전원이 공급되고 게이트와 소스 사이의 전압이 0입니다. P 베이스 영역과 N 드리프트 영역 사이에 형성된 PN 접합 J1은 역바이어스되어 드레인 전극과 소스 전극 사이에 전류가 흐르지 않는다.

전도: 게이트와 소스 사이에 양의 전압 UGS가 인가되고 게이트가 절연되어 게이트 전류가 흐르지 않습니다. 그러나 게이트의 양의 전압은 게이트 아래의 P 영역의 정공을 밀어내고 P 영역의 소수 전자를 게이트 아래의 P 영역 표면으로 끌어당깁니다.

UGS가 UT(턴온 전압 또는 문턱 전압)보다 크면 게이트 아래의 P 영역 표면의 전자 농도가 정공 농도를 초과하여 P형 반도체가 N형으로 반전되어 N 채널을 형성하는 반전층 채널은 PN 접합 J1을 사라지게 하고 드레인과 소스는 전기를 전도합니다.

3. SiC MOSFET 애플리케이션

SiC 호모에피택시로 제조된 MOSFET 모듈은 고주파, 중소 전력 애플리케이션(600V 미만의 전압), 특히 가전제품에서 가장 널리 사용됩니다.

또한 SiC 기반 MOSFET은 태양광, 풍력, 전기 자동차 및 철도 운송과 같은 중전력 및 고전력 전기 시스템 응용 분야에서 큰 이점을 가지고 있습니다. 실리콘 카바이드 소자의 고전압, 고주파, 고효율의 장점은 가정용 전기자동차 모터 분야에서 연구개발의 초점인 소자 성능으로 인해 기존 전기자동차 모터 설계의 한계를 극복할 수 있습니다. 해외에서. 예를 들어 하이브리드 전기 자동차(HEV)와 순수 전기 자동차(EV)의 전력 제어 장치(PCU)는 SiC MOSFET 구조로 제작된 모듈을 공동으로 사용하기 시작했고 체적 비율은 1/5로 감소했습니다.

4. 에피택시 SiC MOSFET 구조 기반 소자의 장점

널리 사용되는 Si 재료와 비교하여 SiC 재료의 더 높은 열전도율은 높은 전류 밀도를 결정하고 더 높은 금지 대역 폭은 SiC 장치의 높은 항복 전계 강도와 높은 작동 온도를 결정합니다. SIC MOSFET의 장점은 다음과 같이 요약할 수 있습니다.

1) 고온 작업: SiC 재료는 물리적 특성에서 매우 안정적인 결정 구조를 가지며 에너지 대역 폭은 Si 재료의 거의 두 배 이상인 2.2eV ~ 3.3eV에 도달할 수 있습니다. 따라서 SiC가 견딜 수 있는 온도가 더 높습니다. 일반적으로 SiC 장치가 도달할 수 있는 최대 작동 온도는 600°C에 도달할 수 있습니다.

2) 높은 차단 전압: SiC의 항복 전계 강도는 Si의 10배 이상이므로 SiC 에피 웨이퍼 기반 MOSFET의 차단 전압은 Si보다 훨씬 높습니다.

3) 낮은 손실: 유사한 전력 수준에서 SiC MOSFET의 전도 손실은 Si 기반보다 훨씬 작습니다. 또한 SiC 기반 장치의 전도 손실은 온도에 거의 의존하지 않으며 온도에 따라 거의 변하지 않습니다.

4) 빠른 스위칭 속도: SiC MOSFET 대 Si MOSFET, SiC MOSFET의 개발 및 적용에서 동일한 전력 레벨의 Si 에피택시 MOSFET과 비교하여 에피택시 SiC MOSFET 구조의 온 저항 및 스위칭 손실이 크게 감소합니다. 더 높은 작동 주파수에 적합합니다. 또한 고온 작동 특성으로 인해 고온 안정성이 크게 향상됩니다.

5. FAQ of SiC MOSFET Epitaxy

Q: What dopant level could be offered for the SiC substrate? We would like to get a highly doped N++ substrate if possible (<0.005Ohm-cm). Would this be possible for 1200V power MOSFET application?

A: 1) At present, the resistivity of commercial SiC substrate is 0.015 ~ 0.028 ohm, and the resistivity of epitaxial layer is higher than that of substrate, so it is impossible to achieve the requirement of epitaxial layer resistivity < 0.005 (unit Ohm).
2) For 1200V devices, the recommended parameters are XXum thickness and XX concentration (about 1 ohm resistivity for epitaxial layer). Please contact victorchan@powerwaywafer.com for the specific values.

자세한 내용은 다음 주소로 이메일을 보내주십시오. victorchan@powerwaywafer.compowerwaymaterial@gmail.com.

이 게시물을 공유하기