에피 택셜 실리콘 웨이퍼

에피 택셜 실리콘 웨이퍼

Silicon Epitaxial Wafer(Epi Wafer) is a layer of epitaxial silicon single crystal deposited onto a single crystal silicon wafer(note: it is available to grow a layer of poly crystalline Silicon layer on top of a highly doped Singly crystalline silicon wafer, but it needs buffer layer (such as oxide or poly-Si) in between the bulk Si substrate and the top epitaxial silicon layer. It also can be used for thin film transistor.

  • 기술

제품 설명

에피 택셜 실리콘 웨이퍼

실리콘 에피 택셜 웨이퍼(에피 웨이퍼)is a layer of epitaxial silicon single crystal deposited onto a single crystal실리콘 웨이퍼(note: it is available to grow a layer of poly crystalline Silicon layer on top of a highly doped Singly crystalline silicon wafer, but it needs buffer layer (such as oxide or poly-Si) in between the bulk Si substrate and the top epitaxial silicon layer. It also can be used for thin film transistor.

The methods for preparing epitaxial silicon wafers include vapor phase epitaxy, liquid phase epitaxy, molecular beam epitaxy and so on. Among them, chemical vapor deposition (CVD)-based vapor phase epitaxy is the main silicon epitaxial growth process. Commonly used sources are SiCl4, SiHCl3, SiH2Cl2 and SiH4.

In order to meet the needs of various semiconductor devices, various silicon epitaxial technologies have been generated for epitaxial silicon wafer production. In addition to the silicon epitaxial growth in low temperature epitaxy and reduced pressure epitaxy, there is also selective epitaxy that deposits a silicon epitaxial layer on a specific part of the silicon wafer.

기판의 결정 구조를 계속하면서이 정확한 도핑 농도로 증착 될 때 에피 택셜 층을 도핑 할 수있다.

에피 저항율 <150 Ω · cm로 1 Ω · cm의 최대

에피 층의 두께 <1 ~ 150까지 음 음

구조 : N / N +, N- / N / N +, N / P / N +, N / N + / P-, N / P / P +, P / P +, P- / P / P +.

웨이퍼 신청 : 디지털, 선형, 전원, MOS, BiCMOS 공정 장치.

한 눈에 우리의 장점

1.Advanced epitaxial growth equipment, test equipment and epitaxial silicon technology.

낮은 결함 밀도와 우수한 표면 거칠기와 높은 품질 2.Offer.

우리의 고객을위한 연구 팀 지원 및 기술 지원을 3.Strong

 

6 "(150mm) 웨이퍼 규격 :

  명세서
기판 하위 사양 번호  
잉곳 성장 법 CZ
도전 형 N
도펀트 같이
정위 (100)는, ± 0.5 °
저항 ≤0.005Ohm.cm
RRG ≤15 %
[오이] 콘텐츠 8 ~ 18 ppma
직경 150 ± 0.2 mm
기본 평면 길이 55 ~ 60mm
차 평면 위치 {110} ± 1 °
둘째 평면 길이 두 가구 연립 주택
둘째 평면 위치 두 가구 연립 주택
두께 625 ± 15 UM
특성을 뒷면 :  
1, BSD / 폴리 실리콘 (A) 1.BSD
2, SIO2 2.LTO : 500 ± 5000
3, 에지 제외 3.EE:?0.6 mm
레이저 마킹 없음
전면 거울 연마
에피 구조 N / N +
도펀트 PHOS
두께 3 ± 0.2 UM
Thk.Uniformity ≤5 %
측정 위치 가장자리에서 중심 (1 점) 10mm (@ 90 ° 4 점)
계산 [티맥스-를 Tmin] ÷ [티맥스를 Tmin +] X 100 %
저항 2.5 ± 0.2 Ohm.cm
Res.Uniformity ≤5 %
측정 위치 가장자리에서 중심 (1 점) 10mm (@ 90 ° 4 점)
계산 [인 Rmax-Rmin에] ÷ [인 Rmax + Rmin에] X 100 %
스택 결함 밀도 ≤2 (개 / cm2)
안개 없음
긁힘 없음
분화구, 오렌지 껍질, 없음
에지 크라운 ≤1 / 3 에피 두께
미끄러짐 (mm) 총 길이 ≤ 1Dia
이물질 없음
돌아 가기 표면 오염 없음
총 포인트 결함 (입자) [email protected]

실리콘 에피 웨이퍼 판매-1

실리콘 에피 웨이퍼 판매-2

6 "실리콘 EPI 웨이퍼

4 "실리콘 웨이퍼 EPI-1

4 "실리콘 웨이퍼 EPI-2

4 "실리콘 웨이퍼 EPI-3

4 "실리콘 EPI 웨이퍼 4

4 "실리콘 웨이퍼 EPI-5

4″ Silicon EPI Wafer-6

3 "EPI 실리콘 웨이퍼 (1)

3 "실리콘 EPI 웨이퍼 2

3 "실리콘 EPI 웨이퍼 3

4″ Epitaxial Silicon Wafer

Silicon Epitaxy Growth with Boron Dopant by VPE

당신은 또한 같은 수 있습니다 ...