에피 택셜 실리콘 웨이퍼
Silicon Epitaxial Wafer(Epi Wafer) is a layer of epitaxial silicon single crystal deposited onto a single crystal silicon wafer(note: it is available to grow a layer of poly crystalline Silicon layer on top of a highly doped Singly crystalline silicon wafer, but it needs buffer layer (such as oxide or poly-Si) in between the bulk Si substrate and the top epitaxial silicon layer. It also can be used for thin film transistor.
- 기술
제품 설명
에피 택셜 실리콘 웨이퍼
실리콘 에피 택셜 웨이퍼(에피 웨이퍼)is a layer of epitaxial silicon single crystal deposited onto a single crystal실리콘 웨이퍼(note: it is available to grow a layer of poly crystalline Silicon layer on top of a highly doped Singly crystalline silicon wafer, but it needs buffer layer (such as oxide or poly-Si) in between the bulk Si substrate and the top epitaxial silicon layer. It also can be used for thin film transistor.
The methods for preparing epitaxial silicon wafers include vapor phase epitaxy, liquid phase epitaxy, molecular beam epitaxy and so on. Among them, chemical vapor deposition (CVD)-based vapor phase epitaxy is the main silicon epitaxial growth process. Commonly used sources are SiCl4, SiHCl3, SiH2Cl2 and SiH4.
In order to meet the needs of various semiconductor devices, various silicon epitaxial technologies have been generated for epitaxial silicon wafer production. In addition to the silicon epitaxial growth in low temperature epitaxy and reduced pressure epitaxy, there is also selective epitaxy that deposits a silicon epitaxial layer on a specific part of the silicon wafer.
기판의 결정 구조를 계속하면서이 정확한 도핑 농도로 증착 될 때 에피 택셜 층을 도핑 할 수있다.
에피 저항율 <150 Ω · cm로 1 Ω · cm의 최대
에피 층의 두께 <1 ~ 150까지 음 음
구조 : N / N +, N- / N / N +, N / P / N +, N / N + / P-, N / P / P +, P / P +, P- / P / P +.
웨이퍼 신청 : 디지털, 선형, 전원, MOS, BiCMOS 공정 장치.
한 눈에 우리의 장점
1.Advanced epitaxial growth equipment, test equipment and epitaxial silicon technology.
낮은 결함 밀도와 우수한 표면 거칠기와 높은 품질 2.Offer.
우리의 고객을위한 연구 팀 지원 및 기술 지원을 3.Strong
6 "(150mm) 웨이퍼 규격 :
| 명세서 | ||
| 기판 | 하위 사양 번호 | |
| 잉곳 성장 법 | CZ | |
| 도전 형 | N | |
| 도펀트 | 같이 | |
| 정위 | (100)는, ± 0.5 ° | |
| 저항 | ≤0.005Ohm.cm | |
| RRG | ≤15 % | |
| [오이] 콘텐츠 | 8 ~ 18 ppma | |
| 직경 | 150 ± 0.2 mm | |
| 기본 평면 길이 | 55 ~ 60mm | |
| 차 평면 위치 | {110} ± 1 ° | |
| 둘째 평면 길이 | 두 가구 연립 주택 | |
| 둘째 평면 위치 | 두 가구 연립 주택 | |
| 두께 | 625 ± 15 UM | |
| 특성을 뒷면 : | ||
| 1, BSD / 폴리 실리콘 (A) | 1.BSD | |
| 2, SIO2 | 2.LTO : 500 ± 5000 | |
| 3, 에지 제외 | 3.EE:?0.6 mm | |
| 레이저 마킹 | 없음 | |
| 전면 | 거울 연마 | |
| 에피 | 구조 | N / N + |
| 도펀트 | PHOS | |
| 두께 | 3 ± 0.2 UM | |
| Thk.Uniformity | ≤5 % | |
| 측정 위치 | 가장자리에서 중심 (1 점) 10mm (@ 90 ° 4 점) | |
| 계산 | [티맥스-를 Tmin] ÷ [티맥스를 Tmin +] X 100 % | |
| 저항 | 2.5 ± 0.2 Ohm.cm | |
| Res.Uniformity | ≤5 % | |
| 측정 위치 | 가장자리에서 중심 (1 점) 10mm (@ 90 ° 4 점) | |
| 계산 | [인 Rmax-Rmin에] ÷ [인 Rmax + Rmin에] X 100 % | |
| 스택 결함 밀도 | ≤2 (개 / cm2) | |
| 안개 | 없음 | |
| 긁힘 | 없음 | |
| 분화구, 오렌지 껍질, | 없음 | |
| 에지 크라운 | ≤1 / 3 에피 두께 | |
| 미끄러짐 (mm) | 총 길이 ≤ 1Dia | |
| 이물질 | 없음 | |
| 돌아 가기 표면 오염 | 없음 | |
| 총 포인트 결함 (입자) | ≤30@0.3um |
Silicon Epitaxy Growth with Boron Dopant by VPE
당신은 또한 같은 수 있습니다 ...
-
플로트 존 단결정 실리콘
PAM-XIAMEN은 Float Zone 방식으로 얻은 플로트 존 실리콘 웨이퍼를 제공할 수 있습니다. 단결정 실리콘 로드는 플로트 존 성장을 통해 얻은 다음 단결정 실리콘 로드를 플로트 존 실리콘 웨이퍼라고 하는 실리콘 웨이퍼로 가공합니다. 플로팅 존 실리콘 공정 동안 존 용융 실리콘 웨이퍼는 석영 도가니와 접촉하지 않기 때문에 실리콘 재료는 부유 상태에 있게 된다. 이로써 실리콘의 플로팅 존 용융 과정에서 오염이 덜합니다. 탄소 함량과 산소 함량은 더 낮고 불순물은 적으며 저항률은 더 높습니다. 전력 장치 및 특정 고전압 전자 장치의 제조에 적합합니다.
-
의 GaN 템플릿
PAM-XIAMEN의 템플릿 제품은 사파이어 상에 증착된다 (질화 갈륨) 질화 갈륨 템플릿 (질화 알루미늄)의 AlN 템플릿 (질화 알루미늄 갈륨)을 AlGaN 템플릿 (인듐 갈륨 나이트 라이드)의 InGaN 템플릿의 결정질 층으로 이루어져 -
CZ 단결정 실리콘
PAM-XIAMEN, a monocrystalline bulk silicon producer, can offer <100>, <110> and <111> monocrystalline silicon wafers with N&P dopant in 76.2~200 mm, which are grown by CZ method. The Czochralski method is a crystal growth method, referred to as the CZ method. It is integrated in a straight-tube heat system, heated by graphite resistance, melts the polysilicon contained in a high-purity quartz crucible, and then inserts the seed crystal into the surface of the melt for welding. After that, the rotating seed crystal is lowered and melted. The body is infiltrated and touched, gradually raised, and finished or pulled through the steps of necking, necking, shouldering, equal diameter control, and finishing.
-
광택 웨이퍼
PAM-XIAMEN can offer polished wafer, n type or p type with orientation at <100>, <110> or <111>. FZ polished wafers, mainly for the production of silicon rectifier (SR), silicon controlled rectifier (SCR), Giant Transistor (GTR), thyristor (GRO)
-
에칭 웨이퍼
The etching silicon wafers offered by PAM-XIAMEN are N type or P type etching wafers, which have low roughness, low reflectivity and high reflectivity. The etching wafer has the characteristics of low roughness, good glossiness and relatively low cost, and directly substitutes the polished wafer or epitaxial wafer which has relatively high cost to produce the electronic elements in some fields, reducing the costs.
-
테스트 웨이퍼 모니터 웨이퍼 더미 웨이퍼
PAM-XIAMEN은 더미 웨이퍼 제조업체로서 생산 공정 초기에 안전성을 향상시키기 위해 생산 장치에 사용되는 실리콘 더미 웨이퍼/테스트 웨이퍼/모니터 웨이퍼를 제공하고, 납품 확인 및 공정 형태 평가에 사용됩니다. 더미 실리콘 웨이퍼는 실험이나 테스트용으로 많이 사용되기 때문에 대부분의 경우 그 크기와 두께가 중요한 요소입니다. 100mm, 150mm, 200mm 또는 300mm 더미 웨이퍼를 사용할 수 있습니다.
-
갈륨 비소 에피 웨이퍼
PAM-XIAMEN is manufacturing various types of epi wafer III-V silicon doped n-type semiconductor materials based on Ga, Al, In, As and P grown by MBE or MOCVD. We supply custom GaAs epiwafer structures to meet customer specifications, please contact us for more information.
-
SiC를 에피 택시
우리는 실리콘 카바이드 장치의 개발 6H 또는 4H 기판 상에 정의 박막 (탄화 규소)의 SiC 에피 택시를 제공한다. SiC를 에피 웨이퍼는 주로 쇼트 키 다이오드, 금속 산화물 반도체 전계 효과 트랜지스터, 접합 전계 효과에 사용
Related Products
-
12″ Silicon Wafers 300mm TOX ( Si Thermal Oxidation Wafer )
PAM-XIAMEN offers 300mm silicon oxide wafer and dioxide wafer. Thermal oxide silicon wafer or silicon dioxide wafer is a bare silicon wafer with oxide layer grown by dry or wet oxidation process. The thermal oxide layer of the silicon wafer is usually grown in a horizontal tube furnace, and the silicon wafer oxide temperature range is generally 900 ℃ ~ 1200 ℃. Compared with CVD oxide layer, silicon wafer oxide layer has higher uniformity, better compactness, higher dielectric strength and better quality.
-
12″ 프라임 그레이드 실리콘 웨이퍼
PAM-XIAMEN offer 300mm bare silicon wafers (12 inch) in prime grade, n type or p type, and the 300mm silicon wafer thickness is 775±15. Compared to other silicon wafer suppliers, Powerway Wafer’s silicon wafer price is more competitive with higher quality. 300mm silicon wafers have a higher yield per wafer than pervious large diameter silicon wafers.
-
12″ 테스트 등급 실리콘 웨이퍼
PAM-XIAMEN offers 300mm bare silicon wafers (12 inch) dummy, test grade, n type or p type. Compared to other silicon wafer suppliers, Powerway Wafer offers professional service with competitive prices.
