어닐링된 실리콘 웨이퍼란 무엇입니까?

어닐링된 실리콘 웨이퍼란 무엇입니까?

어닐링된 실리콘 웨이퍼는 낮은 결함 밀도를 제공할 수 있습니다.PAM-하문. 어닐링된 웨이퍼를 사용하는 목적은 실리콘 웨이퍼 표면과 표면층의 부품 제조 영역의 결함을 제거하고 중금속 오염을 포착하는 능력이 뛰어나 칩 수율을 향상시키는 것입니다.

실리콘 어닐링 웨이퍼

1. 실리콘 어닐링 웨이퍼의 매개변수

PAM-210618-SI

슬. 아니요. 사양
1 학년 초기
2 성장 방법 CZ
3 직경 150±0.3mm
4 유형 / 도펀트 N(비소/인)
5 정위 <111> ± 0.1°
6 두께 350±10μm
7 비저항 0.001~0.005옴cm
8 보이드/결함 없음
9 탄소 함량 0.5PPMA
10 산소 함량 28 ± 5 PPMA
11 웨이퍼 1차 플랫 세미 스탠다드
12 보조 플랫 없음
13 총 두께 변화(TTV) 10μm(최대)
14 활/워프 40μm(최대)
15 작은 초 10μm(최대)
16 웨이퍼의 방사형 저항률 변화 8%(최대)
17 탈구 100/cm2(최대)
18 양면 광택(DSP)
19 외관 긁힘 없음, 밝은 시준광(양쪽 모두) 아래에서 안개가 보여야 합니다.
20 에지 제외 ≤ 5mm
21 보이드/결함 없음
22 포장 이중층 포장으로 "클래스 10" 환경에서 진공 밀봉되어야 합니다. 웨이퍼는 Fluorware ORION TWO 웨이퍼 배송업체 또는 초청정 폴리프로필렌으로 제작된 동급 제조업체를 통해 배송되어야 합니다.
23 인증 공급업체는 배송된 제품 로트의 사양에 대한 적합성 인증서를 제공합니다.

 

2. 어닐링 웨이퍼 공정

어닐링된 웨이퍼 형성은광택 웨이퍼확산로에서. 고순도 수소 어닐링 웨이퍼는 연마된 실리콘 웨이퍼를 웨이퍼 어닐링로/확산로에 넣는 것입니다. 실리콘 웨이퍼는 1100~1200°C의 고온에서 수소 또는 아르곤 분위기에서 어닐링됩니다. 몇 시간 후, 웨이퍼 표면층의 산소가 외부로 확산될 수 있으며, 이는 표면층의 산소 농도를 크게 감소시키고 결정 끌어당김 공정 중에 형성된 작은 결정 유래 입자(COP) 결함을 제거할 수 있습니다. 또한, 고온 열처리 공정에서 형성된 BMD(Bulk Micro Defect)는 웨이퍼 표면에 빠르게 확산되는 금속 불순물을 흡수하여 결정 완성도가 높아져 더 높은 반도체 식각 요구 사항을 충족할 수 있으며, 반도체 IC 공정 수율 및 제품 품질.

3. 실리콘 웨이퍼 어닐링에 대한 산업 표준

이 표준은 반도체 소자 및 집적회로 제조에 사용되는 선폭 180nm, 130nm, 90nm의 실리콘 어닐링 웨이퍼에 적합합니다. 수소/아르곤 어닐링 웨이퍼의 구체적인 기술 요구 사항은 표에 규정되어 있습니다.

180nm 130nm 90nm
어닐링 전 웨이퍼 상태(폴리싱 웨이퍼)
1.0 기본 특성
1.1 성장 방법 체코/MZ
1.2 정위 <100>
1.3 전도도 유형 P
1.4 도펀트 붕소
1.5 가장자리 제거 3mm 3mm 2mm
1.6 기타 도펀트 질소 또는 탄소는 공급자와 구매자가 결정합니다.
1.7 표면 결정 방향 편차 0.00°± 1.00°
2.0 전기적 특성
2.1 저항률(중심점) 공급자와 수요자간 협의를 통해
2.2 방사상 저항률 변화 ≤20%
3.0 화학적 특성
3.1 산소 함량/보정 계수 구매자와 공급자가 협상합니다.
3.2 방사형 산소 변화 ±10%(가장자리 10mm)
3.3 탄소 함량 ≤0.5ppma
6.0 기하학적 크기
6.1 직경 200mm±0.2mm 300mm±0.2mm 300mm±0.2mm
6.2 가장자리 연마 구매자와 공급자가 협상함
6.3 두께 725 음±20 음
(절단 또는 기준면)
775 음±20 음 775 음±20 오후
6.4 TTV ≤10 음
7.0 뒷면 특성
7.1 치핑 없음
7.2 밝기(광택) 규정되지 않음 0.80(전면광택의 80%) 0.80(전면광택의 80%)
7.3 스크래치(매크로) 전체 길이 ≤0.25×직경
8.0 어닐링 조건
8.1 어닐링 환경 수소, 아르곤 또는 기타

(공급자와 수요자간 협의 예정)

수소, 아르곤 또는 기타

(공급자와 수요자간 협의 예정)

수소, 아르곤 또는 기타

(공급자와 수요자간 협의 예정)

9.0 어닐링 후 실리콘 웨이퍼의 상태
9.1 가장자리 표면 상태 부식 또는 연마(공급자와 구매자 사이의 합의에 따름)
10.0 어닐링 후 실리콘 웨이퍼의 형상
10.1 경사 75음 이하 ≤100 음 ≤100 음
10.2 평탄 SFQR≤180nm SFQR≤130nm SFQR≤90nm
11.0 어닐링 후 실리콘 웨이퍼 전면의 표면 금속 함량
11.1 나트륨 ≤1.3×1010센티미터-2 ≤1.3×1010센티미터-2 ≤1 × 1010 센티미터-2
11.2 알루미늄 ≤1 × 1011센티미터-2 ≤1 × 1011센티미터-2 ≤1 × 1010 센티미터-2
11.3 칼륨 ≤1.3×1010센티미터-2 ≤1.3×1010센티미터-2 ≤1 × 1010 센티미터-2
11.4 크롬 ≤1.3×1010센티미터-2 ≤1.3×1010센티미터-2 ≤1 × 1010 센티미터-2
11.5 ≤1.3×1010센티미터-2 ≤1.3×1010센티미터-2 ≤1 × 1010 센티미터-2
11.6 니켈 ≤1.3×1010센티미터-2 ≤1.3×1010센티미터-2 ≤1 × 1010 센티미터-2
11.7 구리 ≤1.3×1010센티미터-2 ≤1.3×1010센티미터-2 ≤1 × 1010 센티미터-2
11.8 아연 ≤1 × 1011 센티미터-2 ≤1 × 1011 센티미터-2 ≤1 × 1010 센티미터-2
11.9 칼슘 ≤1.3×1010센티미터-2 ≤1.3×1010센티미터-2 ≤1 × 1010 센티미터-2
12.0 Annealing Silicon Wafer 전면 검사 항목
12.1 슬립 공급자와 수요자 사이의 합의에 따라
12.2 산화물 결함
12.3 긁힘 없음
12.4 스크래치의 총 길이(마이크로) ≤0.25×직경
12.5 안개 강한 빛 아래서 안개가 발생하지 않음
12.6 총 국부 광산란(전체 LLS)/cm-2 0.382@≥
120nm LSE
0.270@≥
90nm LSE
0.270@≥
90nm LSE
12.7 국소 광산란(COP만 해당)/cm2 공급자와 수요자 사이의 합의에 따라
12.8 기타 전면 결함
13.0 어닐링된 실리콘 웨이퍼 뒷면 검사
13.1 오염/면적 공급자와 수요자가 협상할 것
13.2 기타 허리 결함
14.0 실리콘 웨이퍼 어닐링의 다른 특성
14.1 철분 함량 공급자와 수요자가 협상할 것
14.2 BMD 에칭 영역 깊이
14.3 골밀도 밀도
14.4 기타
규정되지 않음: 이 표준에 해당 항목에 대한 요구 사항이 없음을 의미합니다. 고객이 품목에 대한 요구 사항을 갖고 있는 경우 고객은 사양을 제공합니다.

 

참고: 일반적으로 PAM-XIAMEN에서 생산하는 열 어닐링 실리콘 웨이퍼에 대한 기술 요구 사항은 업계에서 규정하는 것보다 높습니다.

일반적으로 CMOS 부품 제조 및 DRAM 제조업체는 웨이퍼 표면의 결함에 대해 엄격한 요구 사항을 가지고 있습니다. 따라서 결함 밀도가 낮은 어닐링된 웨이퍼(COP, OSF)를 사용하면 게이트 산화막 항복 전압을 높여 제품 수율을 높일 수 있습니다. 또한, 연마된 웨이퍼를 어닐링 실리콘 웨이퍼로 가공하는 것은 상대적으로 간단하므로 어닐링 웨이퍼의 단가가 에피택셜 웨이퍼에 비해 낮아 실리콘 박막 에피택셜 웨이퍼에 대한 수요를 부분적으로 대체할 수 있습니다.

파워웨이웨이퍼

자세한 내용은 이메일로 문의해 주세요.victorchan@powerwaywafer.compowerwaymaterial@gmail.com.

이 게시물 공유