Bánh xốp miễn phí COP
Bằng những nỗ lực không ngừng,PAM-XIAMEN đã phát triển quy mô lớn không có COPCZ silicon(Si) bánh xốp, và kiểm soát hiệu quả việc tạo ra COP trong phôi bằng cách cải thiện trường nhiệt của lực kéo tinh thể, từ đó cải thiện hiệu suất và giảm mức tiêu thụ điện năng. Quy trình ứng dụng wafer silicon 8 inch lớn hơn nên không nhạy cảm với COP; quy trình ứng dụng wafer silicon 12 inch nhỏ hơn và nhạy cảm hơn với chất lượng tinh thể. Nói chung, quy trình dưới 40nm có yêu cầu cao hơn về chất lượng tinh thể, do đó nhu cầu về COP-Free cũng cao hơn. Các thông số kỹ thuật của wafer miễn phí COP để bán như sau:
1. Bảng dữ liệu wafer miễn phí COP
| Các loại wafer miễn phí COP | Đánh bóng | Ủ | epitaxy |
| Đường kính | 8” & 12” | 12” | 8” & 12” |
| Định hướng | (100), (110) hoặc (111) | ||
| Loại dẫn điện | N & P | ||
2. COP của wafer CZ-Si là gì?
COP (hạt/hố có nguồn gốc tinh thể) là khiếm khuyết cơ bản trong tinh thể đơn silicon. Khiếm khuyết này là một khiếm khuyết mạng được phát hiện sau khi đun sôi các tấm silicon đánh bóng bằng dung dịch SC-1 (NH4OH:H2O2:H2O-1:15) ở 85°C trong 4 giờ. Sau khi xử lý tấm wafer silicon bằng dung dịch SC-1, lớp bề mặt của tấm wafer silicon bị ăn mòn ở bước sóng 150 nm. Mật độ khuyết tật COP có thể được phát hiện bằng máy đếm hạt quét laser.
Các khuyết tật COP là các lỗ rỗng vi mô bát diện, như trong Hình 1, kích thước của COP là 0,12 ~ 0,30um. Các vết khắc của khuyết tật COP nói chung có thể được chia thành hai loại: một loại là monotype, loại kia là bitype.
Hình 1 Sơ đồ các khuyết tật COP
3. Tại sao tấm wafer CZ có lỗi COP?
Sự hình thành khuyết tật cơ bản COP có liên quan chặt chẽ đến sự hình thành kết tủa oxy. Lý do là:
(1) Các khuyết tật cơ bản lớn ở silicon CZ chưa được tìm thấy ở silicon FZ không có oxy;
(2) Trên cơ sở tính toán năng lượng tự do của các lỗ trống vi mô, chứng minh rằng các lỗ rỗng vi mô không thể hình thành đồng đều từ các chỗ trống trống;
(3) Trong quá trình phát triển silicon CZ, trong phạm vi nhiệt độ khá rộng, oxy ở trạng thái siêu bão hòa và do đó kết tủa. Sử dụng phổ tia X phân tán năng lượng của TEM, có thể thực hiện phân tích nguyên tố các khuyết tật COP và người ta thấy rằng một số khuyết tật COP có chứa oxy. Điều này cho thấy cơ chế hình thành khoảng trống cũng liên quan đến lượng oxy kết tủa.
Ngoài ra, tốc độ phát triển của khuyết tật COP là nhanh nhất trong khoảng 900 ~ 1100 ° C, do đó thời gian ở trong phạm vi nhiệt độ này quyết định quy mô phát triển của khuyết tật COP. Việc nhanh chóng đi qua vùng nhiệt độ này có thể ngăn chặn hiệu quả sự phát triển của các khuyết tật COP. Tuy nhiên, vì các tinh thể đơn lẻ có xu hướng phát triển trong một phạm vi tốc độ kéo nhất định, chẳng hạn như tốc độ kéo của Sb pha tạp nặng thường là 0,6-1,2 mm/phút. Và phạm vi nhiệt độ trường nhiệt chung là 900 ~ 1100 ° C rộng hơn, do đó kích thước khuyết tật COP chắc chắn sẽ tăng lên trong toàn bộ quá trình phát triển của đơn tinh thể. Kích thước của khuyết tật COP cũng bị ảnh hưởng bởi thời gian làm sạch của quá trình xử lý wafer tiếp theo. Sau khi làm sạch ở SC1 từ 5-6 lần, số lượng và kích thước của khuyết tật COP tăng theo cấp số nhân.
4. Làm thế nào để có được tấm wafer không có hạt có nguồn gốc từ tinh thể?
Đã có nhiều tài liệu nghiên cứu về việc loại bỏ hoặc giảm COP để có được chất nền không có COP, có thể tóm tắt như sau:
(1) Tạo ra đơn tinh thể silicon pha tạp nitơ;
(2) Ủ hydro hoặc argon để loại bỏ khuyết tật COP bề mặt;
(3) Điều chỉnh nhiệt độ theo chiều dọc của gradient trường nhiệt, giảm mật độ khuyết tật COP và thu nhỏ kích thước khuyết tật COP.
Một số nghiên cứu đã chỉ ra rằng khi nồng độ boron tạp chất vượt quá giá trị tới hạn, việc tạo ra COP sẽ bị ngăn chặn một cách hiệu quả, từ đó thu được các tấm wafer tinh thể không có COP. Kích thước của giá trị tới hạn này có liên quan đến đường kính của phôi. Ví dụ: đối với phôi silicon 200mm, giá trị tới hạn là 4,8×1018 nguyên tử / cm3; đối với phôi 150mm là 6,3×1018 nguyên tử / cm3.
Các nghiên cứu cũng chỉ ra rằng quá trình ủ ở nhiệt độ cao trong khí quyển hydro và argon có thể làm giảm hiệu quả các khuyết tật vi mô dạng lỗ (như COP) trên bề mặt tấm silicon, từ đó cải thiện GOI cho các ứng dụng thiết bị MOS. Vì bề mặt của tấm wafer silicon (bao gồm cả bề mặt của COP) được phủ một lớp oxit tự nhiên, dù sử dụng khí quyển hydro hay khí quyển argon, dưới nhiệt độ cao, miễn là tấm wafer silicon được nung nóng đến nhiệt độ cao ở nhiệt độ khoảng 1200°C, lớp oxit tự nhiên trên bề mặt tấm bán dẫn trở nên không ổn định về mặt nhiệt và phân ly để tạo ra thêm các nguyên tử silicon. Các nguyên tử silicon bổ sung này sẽ lấp đầy các vị trí của COP, do đó các khuyết tật vi mô dạng lỗ này dần trở nên nhỏ hơn hoặc thậm chí biến mất, từ đó thu được tấm wafer không chứa silicon COP hoặc tấm wafer COP Si thấp.
Để biết thêm thông tin, xin vui lòng liên hệ với chúng tôi email tại[email protected] và [email protected].