Sự lắng đọng kim loại trên Silicon Wafer

Sự lắng đọng kim loại trên Silicon Wafer

Tấm silicon với các ký gửi kim loại khác nhau được bán với kích thước từ 2 inch đến 12 inch. Sự lắng đọng kim loại trên tấm silicon thường được xử lý trên bề mặt đế, và độ dày của đế thường là 300um ~ 700um. Danh sách wafer được hiển thị bên dưới để bạn tham khảo:

1. Danh sách Wafer lắng đọng kim loại trên Wafer Silicon

Không. Chất liệu Kích thước (inch) Bề mặt hoàn thiện Loại Độ dày (um) Độ dày màng (nm) Resis. (Ohm.cm) Tham chiếu cạnh
M2 Wafer silicon tráng vàng 4 SSP N100 450 ± 15 10nmCr + 100nmAu 0,01 ~ 0,02 2
M4 Wafer silicon tráng vàng 2 SSP P100 430 ± 10 20nmTi + 100nmAu 0 ~ 0,005
M5 Mạ vàng Wafer Silicon 2 SSP N100 430 ± 10 20nmTi + 1200nmAu 0 ~ 0,05 1
M14 Đồng Wafer Silicon tráng 6 SSP N100 675 ± 25 2000nmCu 1 ~ 100
M15 Wafer silicon tráng nhôm 8 SSP P100 700 ± 25 500nmAl 1 ~ 100
M18 Si Wafer mạ đồng 12 SSP P100 700 ± 25 1000nmCu 1 ~ 100
M19 Đồng tráng Si Wafer 12 SSP P100 700 ± 25 500nmCu 1 ~ 100
M20 Si Wafer mạ đồng 6 SSP N100 625 ± 25 125nmCu 0,01 ~ 0,02
M21 Wafer silicon tráng vàng 2 SSP P100 400 ± 15 10nmCr + 100nmAu 0 ~ 0,0015
M22 Mạ vàng Wafer Silicon 2 SSP N100 280 ± 15 10nmCr + 100nmAu 0 ~ 0,05
M33 Platin tráng silicon Wafer 2 SSP P100 430 ± 15 30nmTi + 150nmPt 0 ~ 0,0015
M34 Si Wafer mạ vàng 4 DSP 100 110 ± 25 10nmCr- + 50nmAu 0,01 ~ 0,05
M35 Si Wafer mạ vàng 6 DSP 100 200 ± 25 10nmCr + 50nmAu 0,005 ~ 0,01
M36 Si Wafer tráng vàng 6 SSP N100 625 ± 25 10nmCr + 50nmAu 0,01 ~ 0,02
M37 Si Wafer tráng vàng 4 DSP P100 200 ± 10 50nmCr + 10nmAu 2 ~ 3
M40 Si Wafer mạ 4 SSP P100 515 ± 15 300nmSi02 + 30nmTi + 300nmPt 0,008 ~ 0,012 2
M41 Si Wafer mạ 4 SSP P100 525 ± 25 300nmSi02 + 30nnTi + 300nmPt 0,01 ~ 0,02 2
M42 Au Coated Si Wafer 6 DSP 100 200 ± 25 10nmCr + 50nmAu 0,005 ~ 0,01
M43 Pt tráng Si Wafer 4 SSP P100 500 ± 15 300nmSi02 + 30nmTi + 150nmPt 0 ~ 0,0015 2
M44 Pt Plated Si Wafer 4 SSP P100 500 ± 15 500nmSi02 + 30nmTi + 150nmPt 0 ~ 0,0015 2
M46 Au Plated Si Wafer 4 SSP N100 525 ± 15 30nmCr + 125nmAu 0 ~ 0,005
M47 Cu mạ Si Wafer 4 SSP N100 525 ± 15 30nmCr + 100nmCu 0 ~ 0,005
M49 Cu mạ Si Wafer 4 SSP P100 525 ± 15 30nmCr + 100nmCu 8 ~ 12 2
M50 Au Plated Si Wafer 4 SSP N100 450 ± 15 90nmSi02 + 10nmCr + 100nmAu 0,012 ~ 0,018
M51 Pt tráng Si Wafer 4 SSP P100 500 ± 10 280nmSi02 + 150nmPt 0 ~ 0,0015 1
M52 Cr tráng Si Wafer 4 SSP N100 525 ± 25 200nmCr 0,01 ~ 0,02 2
M54 Ag tráng Si Wafer 4 SSP P100 500 ± 10 30nmCr + 200nmAg 0 ~ 0,05 2
M55 Cu tráng silicon Wafer 4 DSP P100 500 ± 10 20nmTi + 100nmAu 0 ~ 0,05 2
M56 Cu Plated Silicon Wafer 4 DSP P100 500 ± 10 20nmNi + 100nmAu 0 ~ 0,05 2
M57 Cu tráng silicon Wafer 4 SSP N100 500 ± 10 Bề mặt không đánh bóng 20nnTi + 100nmAu 1 ~ 3 2
M58 Silicon Wafer tráng vàng 4 DSP N100 525 ± 25 20nmTi + 100nmAu 0 ~ 0,01 2
M59 Silicon Wafer mạ vàng 4 SSP P100 525 ± 20 Bề mặt không đánh bóng 20nmNi + 100nmAu 1-3 2

 

Lấy ví dụ về tấm wafer silicon tráng platin (Pt): Vì lớp platin có độ cứng cao, điện trở thấp và khả năng hàn tốt nên độ dẫn điện, độ cứng và khả năng chống ăn mòn của wafer silicon platin được tăng lên, điều này làm cho nó có thể được sử dụng làm chất dẫn điện cơ chất.

2. Giới thiệu về lớp phủ bạch kim trên Silicon Wafer

Sự lắng đọng kim loại trên tấm silicon đề cập đến một quá trình kim loại hóa mà các màng mỏng kim loại lắng đọng trên tấm wafer để tạo thành mạch dẫn điện. Các kim loại thường là vàng, bạch kim, nhôm, đồng, bạc, v.v. Hợp kim kim loại cũng có thể được sử dụng.

Công nghệ lắng đọng chân không thường được sử dụng trong quá trình kim loại hóa. Trong khi đối với quá trình lắng đọng, phún xạ, bay hơi chùm điện tử, bay hơi chớp nhoáng và bay hơi cảm ứng là những phương pháp thông thường để chế tạo màng platin trên Si wafer.

Tấm silicon thường được sử dụng để lắng đọng và phát triển màng mỏng sắt điện từ các nguồn phún xạ. Nhiệt độ thiêu kết nói chung có thể đạt 650 ~ 850 ° C. Trong quá trình thiêu kết, ứng suất thay đổi rất nhiều, và sức căng hoặc độ nén sẽ giảm khi nó đạt đến gigapascal. Sau đó, ứng suất điển hình của màng mỏng sắt điện là khoảng 10o gigapascal. Màng mỏng Pt sẽ xuất hiện các vết nứt nhỏ khi nhiệt độ trên 750 ° C. Do đó, lớp kim loại Pt trong quá trình xử lý wafer silicon nên được lắng đọng ở nhiệt độ thấp hơn 750 ° C.

powerwaywafer

Để biết thêm thông tin, vui lòng liên hệ với chúng tôi qua email [email protected][email protected].

Chia sẻ bài này