Epitaxial Silicon Wafer
Silicon Epitaxial Wafer (Epi Wafer) là một lớp tinh thể đơn silicon dạng biểu mô được lắng đọng trên một tấm silicon đơn tinh thể (lưu ý: có thể phát triển một lớp silicon nhiều tinh thể trên lớp silicon tinh thể Singly pha tạp nhiều, nhưng nó cần lớp đệm (chẳng hạn như oxit hoặc poly-Si) ở giữa chất nền Si số lượng lớn và lớp silicon biểu mô trên cùng. Nó cũng có thể được sử dụng cho bóng bán dẫn màng mỏng.
- Sự miêu tả
Mô Tả Sản Phẩm
Epitaxy Silicon wafer
Silicon epitaxy Wafer(Epi Wafer)is a layer of epitaxial silicon single crystal deposited onto a single crystalwafer silicon(note: it is available to grow a layer of poly crystalline Silicon layer on top of a highly doped Singly crystalline silicon wafer, but it needs buffer layer (such as oxide or poly-Si) in between the bulk Si substrate and the top epitaxial silicon layer. It also can be used for thin film transistor.
The methods for preparing epitaxial silicon wafers include vapor phase epitaxy, liquid phase epitaxy, molecular beam epitaxy and so on. Among them, chemical vapor deposition (CVD)-based vapor phase epitaxy is the main silicon epitaxial growth process. Commonly used sources are SiCl4, SiHCl3, SiH2Cl2 and SiH4.
In order to meet the needs of various semiconductor devices, various silicon epitaxial technologies have been generated for epitaxial silicon wafer production. In addition to the silicon epitaxial growth in low temperature epitaxy and reduced pressure epitaxy, there is also selective epitaxy that deposits a silicon epitaxial layer on a specific part of the silicon wafer.
Các lớp epitaxy có thể được pha tạp, vì nó được gửi, để nồng độ doping chính xác trong khi tiếp tục cấu trúc tinh thể của chất nền.
Epilayer trở suất: <1 ohm-cm lên đến 150 ohm-cm
Epilayer độ dày: <1 um lên đến 150 um
Cấu trúc: N / N +, N / N / N +, N / P / N +, N / N + / P-, N / P / P +, P / P +, P- / P / P +.
Ứng dụng wafer: Digital, Linear, Power, MOS, BiCMOS Thiết bị.
lợi thế của chúng tôi trong nháy mắt
1.Advanced epitaxial growth equipment, test equipment and epitaxial silicon technology.
2.Offer chất lượng cao nhất với mật độ khuyết tật thấp và độ nhám bề mặt tốt.
3.Strong hỗ trợ nhóm nghiên cứu và hỗ trợ kỹ thuật cho khách hàng của chúng tôi
6 "(150mm) Wafer đặc điểm kỹ thuật:
| Mục | Đặc điểm kỹ thuật | |
| bề mặt | Sub đặc tả số | |
| Phương pháp phát triển phôi | CZ | |
| loại dẫn | N | |
| dopant | Như | |
| Sự định hướng | (100) ± 0,5 ° | |
| Điện trở | ≤0.005Ohm.cm | |
| RRG | ≤15% | |
| [Oi] Nội dung | 8 ~ 18 ppma | |
| Đường kính | 150 ± 0,2 mm | |
| Tiểu Chiều dài phẳng | 55 ~ 60 mm | |
| Tiểu Flat Location | {110} ± 1 ° | |
| Chiều dài Thứ hai Flat | bán | |
| Thứ hai Flat Location | bán | |
| Độ dày | 625 ± 15 um | |
| Backside Đặc điểm: | ||
| 1, BSD / Poly-Si (A) | 1.BSD | |
| 2, SiO2 | 2.LTO: 5000 ± 500 A | |
| 3, Edge Exclusion | 3.EE:?0.6 mm | |
| Laser Marking | KHÔNG AI | |
| bề mặt phía trước | Đánh bóng mặt kính | |
| Epi | Kết cấu | N / N + |
| dopant | Phos | |
| Độ dày | 3 ± 0,2 um | |
| Thk.Uniformity | ≤5% | |
| Chức vụ đo lường | Trung tâm (1 pt) 10mm từ mép (4 điểm @ 90 độ) | |
| Phép tính | [Tmax-Tmin] ÷ [[Tmax + Tmin] X 100% | |
| Điện trở | 2,5 ± 0,2 Ohm.cm | |
| Res.Uniformity | ≤5% | |
| Chức vụ đo lường | Trung tâm (1 pt) 10mm từ mép (4 điểm @ 90 độ) | |
| Phép tính | [Rmax-Rmin] ÷ [[Rmax + Rmin] X 100% | |
| Ngăn xếp Mật độ lỗi | ≤2 (ea / cm2) | |
| Sương mù | KHÔNG AI | |
| vết trầy xước | KHÔNG AI | |
| Hố, Orange Peel, | KHÔNG AI | |
| cạnh Thái | ≤1 / 3 Epi dày | |
| Trượt (mm) | Tổng chiều dài ≤ 1Dia | |
| Vấn đề nước ngoài | KHÔNG AI | |
| Trở lại nhiễm bẩn bề mặt | KHÔNG AI | |
| Tổng số khiếm khuyết Point (hạt) | ≤[email protected] |
Bạn cũng có thể thích…
Float-Zone Mono-tinh thể Silicon
PAM-XIAMEN có thể cung cấp wafer silicon vùng nổi, thu được bằng phương pháp Float Zone. Các thanh silicon đơn tinh thể được nhận thông qua sự phát triển vùng nổi, và sau đó xử lý các thanh silicon đơn tinh thể thành các tấm silicon, được gọi là tấm silicon vùng nổi. Vì tấm silicon nóng chảy vùng không tiếp xúc với chén thạch anh trong quá trình silicon vùng nổi, vật liệu silicon ở trạng thái lơ lửng. Qua đó, ít bị ô nhiễm trong quá trình nung chảy vùng nổi của silic. Hàm lượng cacbon và hàm lượng oxy thấp hơn, tạp chất ít hơn và điện trở suất cao hơn. Nó phù hợp để sản xuất các thiết bị điện và một số thiết bị điện tử cao áp.
Cz Mono-tinh thể Silicon
PAM-XIAMEN, a monocrystalline bulk silicon producer, can offer <100>, <110> and <111> monocrystalline silicon wafers with N&P dopant in 76.2~200 mm, which are grown by CZ method. The Czochralski method is a crystal growth method, referred to as the CZ method. It is integrated in a straight-tube heat system, heated by graphite resistance, melts the polysilicon contained in a high-purity quartz crucible, and then inserts the seed crystal into the surface of the melt for welding. After that, the rotating seed crystal is lowered and melted. The body is infiltrated and touched, gradually raised, and finished or pulled through the steps of necking, necking, shouldering, equal diameter control, and finishing.
SiC epitaxy
Chúng tôi cung cấp phim tùy chỉnh mỏng (silicon carbide) SiC epitaxy trên 6H hoặc 4H chất nền cho sự phát triển của các thiết bị silicon carbide. SiC epi wafer được sử dụng chủ yếu cho điốt Schottky, oxit kim loại bán dẫn transistor hiệu ứng trường, hiệu ứng trường ngã bakhắc wafer
The etching silicon wafers offered by PAM-XIAMEN are N type or P type etching wafers, which have low roughness, low reflectivity and high reflectivity. The etching wafer has the characteristics of low roughness, good glossiness and relatively low cost, and directly substitutes the polished wafer or epitaxial wafer which has relatively high cost to produce the electronic elements in some fields, reducing the costs.
GaN Templates
Mẫu Sản phẩm PAM-Hạ Môn của bao gồm lớp tinh thể (gallium nitride) GaN mẫu, (nhôm nitrua) mẫu AlN, (gallium nitride nhôm) mẫu AlGaN và (indium gallium nitride) mẫu InGaN, được lắng đọng trên sapphireGaAs Epiwafer
PAM-XIAMEN đang sản xuất các loại vật liệu bán dẫn loại n pha tạp silicon epi III-V dựa trên Ga, Al, In, As và P do MBE hoặc MOCVD phát triển. Chúng tôi cung cấp các cấu trúc GaAs epiwafer tùy chỉnh để đáp ứng các thông số kỹ thuật của khách hàng, vui lòng liên hệ với chúng tôi để biết thêm thông tin.
Kiểm tra Wafer Monitor Wafer Dummy Wafer
Là nhà sản xuất wafer giả, PAM-XIAMEN cung cấp wafer giả silicon / wafer thử nghiệm / wafer giám sát, được sử dụng trong thiết bị sản xuất để cải thiện độ an toàn trong giai đoạn đầu của quy trình sản xuất và được sử dụng để kiểm tra và đánh giá hình thức quy trình. Vì các tấm silicon giả thường được sử dụng để thử nghiệm và kiểm tra, nên kích thước và độ dày của chúng là những yếu tố quan trọng trong hầu hết các trường hợp. Có sẵn tấm wafer giả 100mm, 150mm, 200mm hoặc 300mm.
wafer đánh bóng
PAM-XIAMEN can offer polished wafer, n type or p type with orientation at <100>, <110> or <111>. FZ polished wafers, mainly for the production of silicon rectifier (SR), silicon controlled rectifier (SCR), Giant Transistor (GTR), thyristor (GRO)
Related Products
12 "Thủ lớp Silicon wafer
PAM-XIAMEN offer 300mm bare silicon wafers (12 inch) in prime grade, n type or p type, and the 300mm silicon wafer thickness is 775±15. Compared to other silicon wafer suppliers, Powerway Wafer’s silicon wafer price is more competitive with higher quality. 300mm silicon wafers have a higher yield per wafer than pervious large diameter silicon wafers.
12 "Kiểm tra Lớp Silicon wafer
PAM-XIAMEN offers 300mm bare silicon wafers (12 inch) dummy, test grade, n type or p type. Compared to other silicon wafer suppliers, Powerway Wafer offers professional service with competitive prices.
12″ Silicon Wafers 300mm TOX ( Si Thermal Oxidation Wafer )
PAM-XIAMEN offers 300mm silicon oxide wafer and dioxide wafer. Thermal oxide silicon wafer or silicon dioxide wafer is a bare silicon wafer with oxide layer grown by dry or wet oxidation process. The thermal oxide layer of the silicon wafer is usually grown in a horizontal tube furnace, and the silicon wafer oxide temperature range is generally 900 ℃ ~ 1200 ℃. Compared with CVD oxide layer, silicon wafer oxide layer has higher uniformity, better compactness, higher dielectric strength and better quality.
