Test Wafer Monitor Wafer Dummy Wafer
Là nhà sản xuất wafer giả, PAM-XIAMEN cung cấp wafer giả silicon / wafer thử nghiệm / wafer giám sát, được sử dụng trong thiết bị sản xuất để cải thiện độ an toàn trong giai đoạn đầu của quy trình sản xuất và được sử dụng để kiểm tra và đánh giá hình thức quy trình. Vì các tấm silicon giả thường được sử dụng để thử nghiệm và kiểm tra, nên kích thước và độ dày của chúng là những yếu tố quan trọng trong hầu hết các trường hợp. Có sẵn tấm wafer giả 100mm, 150mm, 200mm hoặc 300mm.
- Sự miêu tả
Mô Tả Sản Phẩm
Kiểm tra Wafer Monitor Wafer Dummy Wafer
Là nhà sản xuất wafer giả, PAM-XIAMEN cung cấp wafer giả silicon / wafer thử nghiệm / wafer giám sát, được sử dụng trong thiết bị sản xuất để cải thiện độ an toàn trong giai đoạn đầu của quy trình sản xuất và được sử dụng để kiểm tra và đánh giá hình thức quy trình. Vì các tấm silicon giả thường được sử dụng để thử nghiệm và kiểm tra, nên kích thước và độ dày của chúng là những yếu tố quan trọng trong hầu hết các trường hợp. Có sẵn tấm wafer giả 100mm, 150mm, 200mm hoặc 300mm.
1. Kiểm tra danh sách Wafer
1.1 Kiểm tra đánh bóng một mặt Wafer N Loại (200Nos)
| SI. Không | Mục | THÔNG SỐ KỸ THUẬT SCL |
| 1 | Phương pháp trồng trọt | CZ |
| 2 | wafer Đường kính | 150 ± 0,5mm |
| 3 | Độ dày Wafer | 675 ± 25 µm |
| 4 | Định hướng bề mặt Wafer | <100> ± 2 ° |
| 5 | dopant | Phốt pho |
| 6 | Mật độ xáo trộn | Dưới 5000 / cm2 |
| 8 | Điện trở | 4-7Ωcm |
| 9 | Biến đổi điện trở suất xuyên tâm (tối đa) | 15% |
| 10 | Độ phẳng | |
| 10a | · BOW (tối đa) | 60 µm |
| 10b | · TIR (tối đa) | 6 µm |
| 10c | · TAPER (tối đa) | 12 µm |
| 10 ngày | · WARP (tối đa) | 60 µm |
| 11 | Căn hộ chính | |
| 11a | · Chiều dài | 57,5 ± 2,5 mm |
| 11b | · Định hướng | {110} ± 2 ° theo Tiêu chuẩn SEMI |
| 11c | Căn hộ thứ cấp | Theo tiêu chuẩn SEMI |
| 12 | Kết thúc bề mặt trước | Đánh bóng mặt kính |
| 13 | Tối đa hạt có kích thước ≥0,3µm | 30 |
| 14 | · Trầy xước, khói mù, chip cạnh, vỏ cam & các khuyết tật khác | Không |
| 15 | Mặt sau | Khắc phục thiệt hại miễn phí |
| 16 | Yêu cầu đóng gói | Nên được niêm phong chân không trong môi trường Loại '10' trong bao bì hai lớp. Giày phải được vận chuyển trong các chủ hàng wafer Fluorware ORION TWO hoặc tương đương được làm từ polypropylene siêu sạch |
1.2 Kiểm tra đánh bóng hai mặt Wafer N Loại (150 Nos)
| SI. Không | Mục | THÔNG SỐ KỸ THUẬT SCL |
| 1 | Phương pháp trồng trọt | CZ |
| 2 | wafer Đường kính | 150 ± 0,5mm |
| 3 | Độ dày Wafer | 675 ± 25µm |
| 4 | Định hướng bề mặt Wafer | <100> ± 2 ° |
| 5 | dopant | Phốt pho |
| 6 | Mật độ xáo trộn | Dưới 5000 / cm2 |
| 8 | Điện trở | 4-7Ωcm |
| 9 | Biến đổi điện trở suất xuyên tâm (tối đa) | 15% |
| 10 | Độ phẳng | |
| 10a | · BOW (tối đa) | 60 µm |
| 10b | · TIR (tối đa) | 6 µm |
| 10c | · TAPER (tối đa) | 12 µm |
| 10 ngày | · WARP (tối đa) | 60 µm |
| 11 | Căn hộ chính | |
| 11a | · Chiều dài | 57,5 ± 2,5 mm |
| 11b | · Định hướng | {110} ± 2 ° theo Tiêu chuẩn SEMI |
| 11c | Căn hộ thứ cấp | Theo tiêu chuẩn SEMI |
| 12 | Kết thúc bề mặt trước | Đánh bóng mặt kính |
| 13 | Tối đa hạt có kích thước ≥0,3µm | 30 |
| 14 | · Trầy xước, khói mù, chip cạnh, | Không |
| Vỏ cam & các khuyết tật khác | ||
| 15 | Mặt sau | Đánh bóng mặt kính |
| 16 | Yêu cầu đóng gói | Nên được hút chân không trong Lớp '10' |
| môi trường đóng gói hai lớp. | ||
| Wafers phải được vận chuyển bằng Fluorware | ||
| ORION TWO wafer shippers hoặc tương đương | ||
| làm từ polypropylene siêu sạch |
1.3 Màn hình Wafer/Dummy Wafer
Màn hình / tấm silicon giả
| wafer Đường kính | Đánh bóng | Bề mặt Wafer | Độ dày Wafer | Điện trở | Hạt |
| Sự định hướng | |||||
| 4" | 1 mặt | 100/111 | 250-500μm | 0-100 | 0,2μm≤qty30 |
| 6 " | 1 mặt | 100 | 500-675μm | 0-100 | 0,2μm≤qty30 |
| số 8" | 1 mặt | 100 | 600-750μm | 0-100 | 0,2μm≤qty30 |
| 12 " | 2 mặt | 100 | 650-775μm | 0-100 | 0,09μm≤qty100 |
1.4 BỘ CHỜ 200mm ĐÃ ĐĂNG KÝ
| Mục# | THAM SỐ | Các đơn vị | Giá trị | Ghi chú |
| 1 | Phương pháp phát triển | CZ | ||
| 2 | Sự định hướng | 1-0-0 | ||
| 3 | Điện trở | Ωм.см | 1-50 | |
| 4 | Loại / dopant | р, n / | ||
| Boron, phốt pho | ||||
| 5 | Độ dày | мкм | 1гр. - 620, | |
| 2гр. - 650 | ||||
| 3гр. - 680 | ||||
| 4гр. - 700 | ||||
| 5гр. - 720 | ||||
| 6 | GBIR (TTV | мкм | 1-3гр. <30, | |
| 4-5гр. <20 | ||||
| 7 | GLFR (TIR | мкм | <10 | |
| 8 | Làm cong | мкм | <60 | |
| 9 | Cây cung | мкм | <40 | |
| 10 | Nhiễm kim loại | 1 / см2 | <3E10 | |
| 11 | bề mặt phía trước | Đánh bóng | ||
| 12 | Hình ảnh bề mặt phía trước: | |||
| Khói mù, vết xước, vết bẩn, đốm | không ai | |||
| Vỏ cam | không ai | |||
| Vết nứt, miệng núi lửa | không ai | |||
| 13 | LPD mặt trước: | Số lượng bánh xốp với giá trị thông số đã nêu không được ít hơn 80% lô, | ||
| <0,12мкм | <100 | |||
| <0,16мкм | <50 | |||
| <0,20мкм | <20 | |||
| <0,30мкм | <10 |
1,5 Coinroll Silicon Wafer
Thông số: 12 ”, Silicon trần, Độ dày> 750um, Vết khía, Vết xước và vết bẩn nhẹ mà chúng tôi sẽ xử lý nước IPA, DI với Ultra sonic. (PAM171117-SI)
2. Định nghĩa Wafer Dummy
Bánh xốp giả(còn được gọi là tấm wafer thử nghiệm) là tấm wafer giả Si chủ yếu được sử dụng để thử nghiệm và kiểm tra và khác với các tấm wafer chung cho sản phẩm. Theo đó, các tấm wafer được tái chế chủ yếu được áp dụng như những tấm wafer cấp giả (tấm thử nghiệm).
Trong mỗi quy trình, độ dày màng, khả năng chịu áp suất, chỉ số phản xạ và sự hiện diện của pinball được đo bằng wafer Si giả (wafer thử nghiệm). Ngoài ra, tấm xốp giả (tấm thử nghiệm) được sử dụng để đo kích thước mẫu, kiểm tra khuyết tật, v.v. trong in thạch bản.
Giám sát tấm waferlà các tấm silicon trần được sử dụng trong trường hợp cần phải điều chỉnh trong mỗi bước sản xuất trước khi sản xuất vi mạch thực tế. Ví dụ, khi các điều kiện của mỗi quá trình được đặt, chẳng hạn như trường hợp đo dung sai của thiết bị dựa trên (sự thay đổi của) độ dày đế, tấm lót silicon dạng xu cuộn cho tấm đệm lót đang được sử dụng thay thế cho tấm xốp tiêu chuẩn cao và giá trị cao . Hơn nữa, chúng cũng được sử dụng cho mục đích giám sát trong quá trình cùng với tấm lót sản phẩm. Tấm wafer màn hình là vật liệu wafer cần thiết cũng quan trọng như wafer chính của sản phẩm. Chúng còn được gọi là bánh xốp thử nghiệm cùng với bánh xốp giả.
Để biết thêm chi tiết về sản phẩm hoặc nếu bạn có yêu cầu về thông số kỹ thuật, vui lòng liên hệ với chúng tôi theo địa chỉ luna@powerwaywafer.com hoặc powerwaymaterial@gmail.com.
Lớp thử nghiệm silicon wafers-4
Lớp thử nghiệm silicon wafers-5
Lớp thử nghiệm silicon wafers-6
Lớp thử nghiệm silicon wafers-7
Lớp thử nghiệm silicon wafers-8
Lớp thử nghiệm silicon wafers-9
Lớp thử nghiệm silicon wafers-10
Lớp thử nghiệm silicon wafers-11
12 "Dummy Lớp Silicon wafer dày 700-730um
12 "Dummy Lớp Silicon wafer dày 650-700um
12 "Kiểm tra Lớp Silicon wafer
4 ″ Lớp thử nghiệm Silicon Wafers với một mặt được đánh bóng
Bạn cũng có thể thích…
-
wafer đánh bóng
PAM-XIAMEN có thể cung cấp tấm wafer được đánh bóng, loại n hoặc loại p với định hướng ở <100>, <110> hoặc <111>. Các tấm wafer được đánh bóng bằng FZ, chủ yếu để sản xuất bộ chỉnh lưu silicon (SR), bộ chỉnh lưu điều khiển silicon (SCR), Transistor khổng lồ (GTR), thyristor (GRO)
-
khắc wafer
Các tấm silicon khắc được cung cấp bởi PAM-XIAMEN là loại N hoặc loại P, có độ nhám thấp, độ phản xạ thấp và độ phản xạ cao. Tấm wafer ăn mòn có đặc điểm là độ nhám thấp, độ bóng đẹp và giá thành tương đối thấp, thay thế trực tiếp cho tấm wafer đánh bóng hoặc wafer hình tròn có chi phí tương đối cao để sản xuất các phần tử điện tử trong một số lĩnh vực, giảm chi phí.
-
GaAs Epiwafer
PAM-XIAMEN đang sản xuất các loại vật liệu bán dẫn loại n pha tạp silicon epi III-V dựa trên Ga, Al, In, As và P do MBE hoặc MOCVD phát triển. Chúng tôi cung cấp các cấu trúc GaAs epiwafer tùy chỉnh để đáp ứng các thông số kỹ thuật của khách hàng, vui lòng liên hệ với chúng tôi để biết thêm thông tin.
-
Epitaxy Silicon wafer
Silicon Epitaxial Wafer (Epi Wafer) là một lớp silicon đơn tinh thể hình chóp được lắng đọng trên một wafer silicon đơn tinh thể (lưu ý: có thể phát triển một lớp silicon poly tinh thể lên trên một wafer silicon tinh thể Singly được pha tạp nhiều, nhưng nó cần lớp đệm (chẳng hạn như oxit hoặc poly-Si) ở giữa chất nền Si số lượng lớn và lớp silicon biểu mô trên cùng. Nó cũng có thể được sử dụng cho bóng bán dẫn màng mỏng.
-
SiC epitaxy
Chúng tôi cung cấp màng mỏng tùy chỉnh (silicon cacbua) SiC trên nền 6H hoặc 4H để phát triển các thiết bị cacbua silicon. SiC epi wafer chủ yếu được sử dụng cho điốt Schottky, bóng bán dẫn hiệu ứng trường bán dẫn oxit kim loại, hiệu ứng trường tiếp giáp -
Float-Zone Mono-tinh thể Silicon
PAM-XIAMEN có thể cung cấp wafer silicon vùng nổi, thu được bằng phương pháp Float Zone. Các thanh silicon đơn tinh thể được nhận thông qua sự phát triển vùng nổi, và sau đó xử lý các thanh silicon đơn tinh thể thành các tấm silicon, được gọi là tấm silicon vùng nổi. Vì tấm silicon nóng chảy vùng không tiếp xúc với chén thạch anh trong quá trình silicon vùng nổi, vật liệu silicon ở trạng thái lơ lửng. Qua đó, nó ít bị ô nhiễm hơn trong quá trình nung chảy vùng nổi của silic. Hàm lượng cacbon và hàm lượng oxy thấp hơn, tạp chất ít hơn và điện trở suất cao hơn. Nó phù hợp để sản xuất các thiết bị điện và một số thiết bị điện tử cao áp.
-
GaN Templates
Sản phẩm mẫu của PAM-XIAMEN bao gồm các lớp tinh thể của mẫu GaN (gali nitride), mẫu AlN (nhôm nitrua), mẫu AlGaN (nhôm gali nitride) và mẫu InGaN (indium gallium nitride), được lắng đọng trên sapphire -
Cz Mono-tinh thể Silicon
PAM-XIAMEN, một nhà sản xuất silicon số lượng lớn đơn tinh thể, có thể cung cấp các tấm silicon đơn tinh thể <100>, <110> và <111> với chất pha tạp N&P trong 76,2 ~ 200 mm, được trồng bằng phương pháp CZ. Phương pháp Czochralski là một phương pháp tăng trưởng tinh thể, được gọi là phương pháp CZ. Nó được tích hợp trong một hệ thống nhiệt ống thẳng, được làm nóng bằng điện trở graphit, làm nóng chảy polysilicon chứa trong một chén nung bằng thạch anh có độ tinh khiết cao, sau đó chèn tinh thể hạt vào bề mặt của chất nóng chảy để hàn. Sau đó, tinh thể hạt quay được hạ xuống và nấu chảy. Cơ thể được thâm nhập và chạm vào, dần dần nâng lên, và kết thúc hoặc kéo qua các bước cổ, thắt cổ, sốc điện, kiểm soát đường kính bằng nhau và kết thúc.
Sản phẩm liên quan
-
Tấm silicon 12 inch 300mm TOX (Tấm xốp oxy hóa nhiệt Si)
PAM-XIAMEN cung cấp tấm wafer silicon oxit 300mm và wafer điôxít. Tấm wafer silicon oxit nhiệt hay wafer silicon dioxide là một tấm wafer silicon trần với lớp oxit được tăng trưởng bằng quá trình oxy hóa khô hoặc ướt. Lớp oxit nhiệt của tấm silicon wafer thường được trồng trong lò ống nằm ngang và phạm vi nhiệt độ của tấm silicon wafer thường là 900 ℃ ~ 1200 ℃. So với lớp ôxít CVD, lớp ôxít wafer silicon có độ đồng đều cao hơn, độ chặt tốt hơn, độ bền điện môi cao hơn và chất lượng tốt hơn.
-
12 "Kiểm tra Lớp Silicon wafer
PAM-XIAMEN cung cấp tấm giả silicon trần 300mm (12 inch), loại thử nghiệm, loại n hoặc loại p. So với các nhà cung cấp wafer silicon khác, Powerway Wafer cung cấp dịch vụ chuyên nghiệp với giá cả cạnh tranh.
-
12 "Thủ lớp Silicon wafer
PAM-XIAMEN cung cấp các tấm silicon trần 300mm (12 inch) ở loại nguyên tố, loại n hoặc loại p và độ dày tấm silicon 300mm là 775 ± 15. So với các nhà cung cấp wafer silicon khác, giá wafer silicon của Powerway Wafer cạnh tranh hơn với chất lượng cao hơn. Các tấm silicon 300mm có năng suất trên mỗi tấm cao hơn so với các tấm silicon có đường kính lớn.
