Obwohl die Bandlücke von 3C-Siliziumkarbid (3C SiC) im Vergleich zu 4H-SiC geringer ist, sind seine Trägermobilität, Wärmeleitfähigkeit und mechanischen Eigenschaften besser als die von 4H-SiC. Darüber hinaus ist die Defektdichte an der Grenzfläche zwischen dem isolierenden Oxid-Gate und 3C-SiC geringer, was die Herstellung von Hochspannungs-, äußerst zuverlässigen und langlebigen Geräten begünstigt. Derzeit werden 3C-SiC-basierte Bauelemente hauptsächlich auf Si-Substraten hergestellt. Die große Gitterfehlanpassung und die Fehlanpassung der Wärmeausdehnungskoeffizienten zwischen Si und 3C-SiC führen zu einer hohen Defektdichte, die sich auf die Leistung von Geräten auswirkt. Darüber hinaus werden kostengünstige 3C-SiC-Wafer einen erheblichen Substitutionseffekt auf dem Markt für Leistungsgeräte im Spannungsbereich von 600 V bis 1200 V haben und den Fortschritt der gesamten Branche beschleunigen. Daher ist die Entwicklung von 3C-SiC-Wafern in großen Mengen unumgänglich.
PAM-XIAMENkann massive 3C-SiC-Wafer vom N-Typ mit einer höheren Elektronenmobilität herstellen (3C SiC: 1100 cm).2/V·s; 4H SiC: 900 cm2/V·s). Da die 3C-SiC-Bandlückenbreite kleiner ist, kann das Gerät einen kleineren FN-Tunnelstrom und eine höhere Zuverlässigkeit bei der Oxidschichtvorbereitung aufweisen, was die Ausbeute des Geräts erheblich verbessern kann. Weitere Informationen zum 3C-SiC-Wafer finden Sie in den folgenden Parameterblättern:
1. 3C-SiC-Wafer-Spezifikationen
Nr. 1 50,8 mm 3C-SiC-Substrat
| Artikel | 2-Zoll-N-Typ-3C-SiC-Substrat | |||
| Klasse | Ultra-Prime-Qualität | Industriequalität | Testnote | |
| Durchmesser | 50,8 ± 0,38 mm | |||
| Dicke | 350 ± 25 um | |||
| Leitfähigkeit | N | |||
| Orientierung | auf der Achse:<0001>±0,5° | |||
| Primäre flache Ausrichtung | {1-10}±5,0° | |||
| Primäre flache Länge | 15,9 ± 1,7 mm | |||
| Sekundäre flache Ausrichtung | Si-Seite nach oben: 90° CW. von der Hauptebene ±5,0° | |||
| Sekundäre flache Länge | 8,0 ± 1,7 mm | |||
| MPD* | <0,1 cm-2 | |||
| Widerstand* | ≤0,8Ω·cm | ≤1Ω·cm | ||
| LTV | ≤2,5μm | |||
| TTV | ≤5μm | |||
| Bogen | ≤15 μm | |||
| Kette | ≤25μm | ≤30μm | ||
| Rauheit* | Polieren | Ra≤1nm | ||
| CMP | Ra ≤ 0,2 nm | Ra≤0,5 nm | ||
| Kantenrisse durch hochintensives Licht | Keiner | 1 erlaubt, ≤1mm | ||
| Sechskantplatten durch hochintensives Licht* | Kumulierte Fläche ≤ 0,05 % | Kumulierte Fläche ≤ 3 % | ||
| Polytypiebereiche durch hochintensives Licht* | Keiner | Kumulierte Fläche ≤ 5 % | ||
| Visuelle Kohlenstoffeinschlüsse | Kumulierte Fläche ≤ 0,05 % | Kumulierte Fläche ≤ 3 % | ||
| Kratzer auf Si-Gesicht durch hochintensives Licht | Keiner | 8 Kratzer bis 1x Wafer-Durchmesser Gesamtlänge | ||
| Kantensplitter durch hochintensives Licht | Nicht zulässig ≥ 0,2 mm Breite und Tiefe | 5 zulässig, jeweils ≤1 mm | ||
| Si-Face-Kontamination durch hochintensives Licht | Keiner | |||
| Kantenausschluss | 1mm | 5mm | ||
| Paket | Einzel-Wafer-Box oder Multi-Wafer-Box | |||
Der Wert „*“ gilt für die gesamte Waferoberfläche mit Ausnahme der Randausschlussbereiche
Nr. 2 100 mm 3C-SiC-Substrat
| Artikel | 4 Zoll N-Typ 3C-SiC-Substrat | |||
| Klasse | Ultra-Prime-Qualität | Industriequalität | Testnote | |
| Durchmesser | 99,5 ~ 100 mm | |||
| Dicke | 350 ± 25 um | |||
| Leitfähigkeit | N | |||
| Orientierung | auf der Achse ｛111｝±0,5° | |||
| Primäre flache Ausrichtung | {1-10}±5,0° | |||
| Primäre flache Länge | 32,5 ± 2,0 mm | |||
| Sekundäre flache Ausrichtung | Si-Seite nach oben: 90° CW. von der Hauptebene ±5,0° | |||
| Sekundäre flache Länge | 18,0 ± 2,0 mm | |||
| MPD* | <0,1 cm-2 | |||
| Widerstand* | ≤0,1Ω·cm | ≤0,3Ω·cm | ||
| LTV | ≤2,5μm | ≤10 μm | ||
| TTV | ≤5μm | ≤15 μm | ||
| Bogen | ≤15 μm | ≤25μm | ||
| Kette | ≤30μm | ≤40μm | ||
| Rauheit* | Polieren | Ra≤1nm | ||
| CMP | Ra ≤ 0,2 nm | Ra≤0,5 nm | ||
| Kantenrisse durch hochintensives Licht | Keiner | Gesamtlänge ≤ 10 mm, Einzellänge ≤ 2 mm | ||
| Sechskantplatten durch hochintensives Licht* | Kumulierte Fläche ≤ 0,05 % | Kumulierte Fläche ≤ 0,1 % | ||
| Polytypiebereiche durch hochintensives Licht* | Keiner | Kumulierte Fläche ≤ 3 % | ||
| Visuelle Kohlenstoffeinschlüsse | Kumulierte Fläche ≤ 0,05 % | Kumulierte Fläche ≤ 3 % | ||
| Kratzer auf Si-Gesicht durch hochintensives Licht | Keiner | Kumulativ ≤ 1 x Waferdurchmesser | ||
| Kantensplitter durch hochintensives Licht | Nicht zulässig ≥ 0,2 mm Breite und Tiefe | 5 zulässig, jeweils ≤1 mm | ||
| Si-Face-Kontamination durch hochintensives Licht | Keiner | |||
| Kantenausschluss | 3mm | 6mm | ||
| Paket | Einzel-Wafer-Box oder Multi-Wafer-Box | |||
Der Wert „*“ gilt für die gesamte Waferoberfläche mit Ausnahme der Randausschlussbereiche
2. Überlegenheit von 3C-SiC, analysiert anhand eines MOSFET-Geräts
Erstens die Elektronenmobilität (siehe Tabelle 1). Berichten zufolge beträgt der n-Kanal-Mobilitätsbereich von 3C-SiC-MOSFETs auf Siliziumbasis 100–370 cm2/V·s. Der seitliche 4H-SiC-MOSFET ist normalerweise 20–40 cm groß2/V·s, und die Rillenvorrichtung beträgt 6-90 cm2/V·s. Die SiC-MOSFETs wurden auf der A-Seite durch Stickstoffpassivierung erzeugt, wodurch die Kanalbeweglichkeit auf 131 cm erhöht wurde2/V·s, aber auch niedriger als bei Silizium-basierten 3C-SiC-Geräten.
| Tabelle 1 Eigenschaften von kubischem Siliziumkarbid (3C-SiC) im Vergleich zu anderen Halbleitermaterialien (@300K) | ||||||||
| Material | Bandlücke (eV) | Eigene Trägerkonz. (cm-3) | Dielektrizitätskonstante | Elektronenmobilität (cm2/Vs) | Kritisches elektrisches Feld (MV/cm) | Sättigungsgeschwindigkeit (107cm/s) | Wärmeleitfähigkeit (W/cmK) | Baliga-Verdienstfigur |
| 3C-SiC | 2.36 | 1,5×10-1 | 9.7 | 800 | 1.4 | 2.5 | 3.2 | 86 |
| 4H-SiC | 3.26 | 8,26×10-9 | 10 | 720a
650c |
2.8 | 2.0 | 4.5 | 556 |
| Si | 1.12 | 1,5×1010 | 11.8 | 1350 | 0.2 | 1.0 | 1.5 | 1 |
| Diamant | 5.45 | 1,6×10-27 | 5.5 | 3800 | 10 | 2.7 | 22 | 8,4×104 |
| 2H-GaN | 3.39 | 1,9×10-10 | 9.9 | 1000a
2000** |
3.75a
3.3* |
2.5 | 1.3 | 3175 |
| GaAs | 1.42 | 1,8×106 | 13.1 | 8500 | 0.4 | 1.2 | 0.55 | 29 |
Als nächstes kommt die Zuverlässigkeit. Der zentrale technologische Engpass des SiC-MOSFET konzentriert sich derzeit auf die schlechte Schnittstellenqualität der Gate-Oxidschicht, die nicht nur eine geringe Kanalmobilität aufweist, sondern auch die Stabilität der Schwellenspannung beeinträchtigt. Auch das Gate-Oxid weist bei hohen Temperaturen eine Schwachstelle auf. Die Grenzflächenfallenkonzentration zwischen 3C-SiC und dem isolierenden Oxid-Gate ist viel geringer, was zur Herstellung zuverlässiger und langlebiger Geräte beiträgt.
Außerdem beträgt die Barrierenhöhe von 3C-SiC 3,7 eV (siehe Abb. 1), was viel höher ist als die von Silizium und 4H-SiC. Wenn daher der Leckstrom in der Gate-Treiberschaltung gleich ist, ist das elektrische Feld im Inneren des 3C-SiC-MOSFET zwei- bis dreimal höher als das im 4H-SiC. Daher sind die Derating-Anforderungen für 3C-SiC-Trench-Leistungs-MOSFETs weitaus weniger streng als die für 4H-SiC-Geräte.
Abb.1 Bandstruktur des Hauptleistungshalbleiters auf 3C-SiC, 4H-SiC, 6H-SiC und Silizium (veranschaulicht Bandversätze mit SiO2)
Last but not least ähnelt 3C-SiC mit seiner geringen Energiebandlücke eher Silizium, was bei der Verarbeitung zu Geräten viele Vorteile bietet.
3. Unterschiede von4H-SiC,6H-SiC,3C-SiCin Anwendungen
4H-SiC verfügt über eine hohe Elektronenmobilität, einen geringen Leitungswiderstand und eine hohe Stromdichte, wodurch es für leistungselektronische Geräte geeignet ist.
6H-SiC verfügt über eine stabile Struktur und eine gute Lumineszenzleistung, wodurch es für optoelektronische Geräte geeignet ist.
3C-SiC verfügt über eine hohe Sättigungselektronendriftgeschwindigkeit und eine Wärmeleitfähigkeit, die nur von Diamant-Einkristallen übertroffen wird, wodurch es für Hochfrequenz- und Hochleistungsgeräte geeignet ist.
Für weitere Informationen kontaktieren Sie uns bitte per E-Mail untervictorchan@powerwaywafer.com und powerwaymaterial@gmail.com.