L'epitassia di silicio con drogante di boro di dimensioni 200 mm di PAM-XIAMEN è disponibile per la fabbricazione di dispositivi a semiconduttore. La crescita dell'epitassia di silicio è un processo di trattamento superficiale per i wafer di silicio, il che significa che un film a cristallo singolo viene sovrapposto al wafer lucidato mediante reazione chimica o altri mezzi e lo strato del film è lo strato epitassiale di silicio. Per conoscere maggiori dettagli sull'epitassia a base di silicio da 200 mm, fare riferimento alla tabella elencata.
1. Parametri del wafer epitassiale di silicio
PAM210531-SIEPI
| Wafer di silicio epitassiale da 200 mm | |||||
| oggetto | Unità | limiti | Metodo di prova | Commenti | |
| 1 Caratteristiche del cristallo/alla rinfusa | |||||
| 1.1 | metodo di crescita | – | – | – | CZ |
| 1.2 | Orientamento | – | (100) | – | – |
| 1.3 | drogante | – | Boro | – | – |
| 1.4 | resistività | Ohm*cm | 0.01-0.02 | – | – |
| 1.5 | Variazione della resistività radiale | % | 10% massimo | ASTM F81 piano B | |
| 1.6 | Concentrazione di ossigeno | ppma | 10-16 | Nuovo ASTM (F121-83) K=2,45 | |
| 1.7 | Variazione radiale dell'ossigeno | % | ≤10% | – | – |
| 1.8 | Concentrazione di metalli sfusi, Fe | A/cm3 | NA | – | Cu/Fe/Ni/Al/Zn |
| 1.9 | Concentrazione di carbonio | A/cm3 | Massimo 2.0*1016 | – | – |
| 1.10 | lussazioni | – | Nessuno | – | Dopo l'incisione |
| 1.11 | Slip, Lineage, Twin, Swirl, Shallow Pits | – | – | ||
| 2 Wafer lucido/substrato | |||||
| 2.1 | Orientamento della superficie | Grado | (100)±0,5 | – | – |
| 2.2 | Diametro | mm | 200±0.2 | – | – |
| 2.3 | Spessore | mm | 725±20 | – | – |
| 2.4 | Primaria Lunghezza piatto | mm | dentellato | – | SEMI M1.9-0699 |
| 2.5 | Orientamento piatto primaria | Grado | {100} | – | – |
| 2.6 | Profilo bordo (angolo) | – | SEMI | – | – |
| 2.7 | Caratteristiche di ispezione visiva della superficie anteriore specificate secondo SEMI M1-0200 Tabella 1 | ||||
| 2.8 | Superficie del lato posteriore
Poli+ LTO(SiO2) |
Poli
8000±800+LTO8000±800A LTO esterno |
– | – | |
| 2.9 | Esclusione del bordo (LTO)
-lato posteriore -lato anteriore |
mm | 0.5~2.0
Nessuno |
– | – |
| 2.10 | Caratteristiche di ispezione visiva della superficie posteriore specificate secondo SEMI M1-0200 Tabella 1 | ||||
| 3Wafer/strato epitassiale | |||||
| 3.1 | Metalli di superficie | A/cm-2 | 5E10 | – | Cu/Fe/Ni/Al/Zn |
| 3.2 | Bow / Warp | micron | ≤50 | – | – |
| 3.3 | Variazione spessore totale (TTV) | micron | ≤4 | – | – |
| 3.4 | Planarità del sito (SFQR) | micron | ≤1 | – | 20*20mm, 100%
PUA |
| 3.5 | drogante | – | Boro | – | – |
| 3.6 | Gamma target di spessore | mm | Secondo il codice epi per l'allegato | ||
| 3.7 | Tolleranza spessore, w/w | % | ＜5 | Centro (1 punto) 10 mm dal bordo (4 punti a 90 gradi)
[Tmax-Tmin]÷[Tmax+Tmin]*100% |
|
| 3.8 | Gamma di resistività | Ohm*cm | Secondo il codice epi per l'allegato | ||
| 3.9 | Tolleranza resistività, w/w | % | ＜5 | Centro (1 punto) 10 mm dal bordo (4 punti a 90 gradi)
[Rmax-Rmin]÷[Rmax+Rmin]*100% |
|
| 3.10 | Corona bordo | – | NA | La proiezione sopra la superficie del wafer non deve superare 1/3 dello spessore dello strato epi | |
| 3.11 | Errori di impilamento | cm-2 | ≤0.1 | ASTM F1810 | – |
| 3.12 | Etch Pit Densità | cm-2 | ≤5 | – | – |
| 3.13 | Slip Line | – | SEMI M2-0997 | ASTM F523, SEMI M17 | – |
| 3.14 | Graffi, fossette, bucce d'arancia,
Crepe/fratture, zampe di gallina, foschia, Affari esteri |
– | Nessuno | ASTMF523 | – |
| 3.15 | Chip di bordo | – | Nessuno | ASTMF523 | |
| 3.16 | Difetto del punto luce (sporgenza, intrusione,
Spike, ecc.) |
EA
micron |
Nessuno | ASTMF523 | Ispezione automatica laser della superficie |
| 3.17 | Esclusione del bordo nominale | mm | 3 | Per gli articoli 3.2~3.4, 3.11~3.14, 3.16 | |
| Caratteristiche dell'ispezione visiva della superficie anteriore specificate secondo la tabella SEMI 5 SEMI M11-0200 | |||||
| 4.1 | Marcatura a laser sulla superficie posteriore dura, opposta alla tacca, SEMI M12 | ||||
| Caratteristiche dell'ispezione visiva della superficie posteriore specificate secondo la tabella SEMI 5 SEMI M11-0200 | |||||
Attachment for Technical Specification Epi
| Gamma di resistività Ohm*cm | Gamma di spessori mm | ||
| 1 | MM6Bp 12.0_15.0 | 12±10% | 15±5% |
2. Processo di epitassia del silicio
La tecnologia per l'epitassia nel silicio è stata sviluppata negli anni '60 e si è sviluppata principalmente in tre metodi: epitassia in fase gassosa, epitassia in fase liquida ed epitassia a fascio molecolare di wafer di silicio. Tra questi, l'epitassia in fase liquida e l'epitassia a fascio molecolare sono fondamentalmente utilizzate solo nei laboratori a causa dei costi elevati. La più importante tecnologia di epitassia al silicio al mondo è l'epitassia in fase vapore.
Il principio dell'epitassia in fase vapore consiste nell'utilizzare alcuni gas intermedi, come il tetracloruro di silicio (SiCl4), il tetraidrogeno di silicio (SiH4), il triclorosilano di silicio (SiHCL3), ecc., per generare atomi di silicio nei reattori di crescita epitassiali di silicio e depositare il silicio atomi su un substrato di silicio monocristallino.
Prendiamo come esempio la reazione di riduzione dell'idrogeno del tetracloruro di silicio. Il gas tetracloruro di silicio reagisce con l'idrogeno ad una temperatura elevata di 1200°C (l'equazione chimica è: SiCl4 + 2H2 = Si + 4HCl) per generare un atomo di silicio solido e gas HCl sottoprodotto della reazione. Allo stesso tempo, gli atomi di silicio si depositano sul substrato per formare uno strato epitassiale.
3. Migliori prestazioni della produzione di wafer di silicio epitassiale
La tecnologia epitassiale è stata inventata per la prima volta per risolvere la contraddizione tra dispositivi ad alta frequenza e dispositivi ad alta potenza non solo riducendo la resistenza, ma richiedendo anche materiali per resistere a tensioni e correnti elevate (alta resistenza). Attraverso l'epitassia, un'alta resistenzastrato epitassiale di wafer di siliciopuò essere coltivato su un substrato a bassa resistenza, in modo che i dispositivi fabbricati sulle strutture epitassiali di silicio possano ottenere contemporaneamente un'elevata tensione di collettore e una bassa resistenza di collettore.
4. Vantaggi dell'epitassia di silicio
Oltre allo scopo del progetto originale, la tecnologia epitassiale ha anche i seguenti significativivantaggi:
4.1 Superficie di silicio epitassia perfetta
Lo strato epitassiale può migliorare la purezza e l'uniformità del materiale sull'epitassia di siliciosuperficie. Rispetto ai wafer lucidati meccanicamente, i wafer di silicio lavorati epitassialmentehanno una maggiore planarità superficiale, maggiore pulizia, meno micro-difetti e meno impurità superficiali, quindi la resistività è più uniforme. È più facile controllare le particelle superficiali, i guasti di impilamento, le dislocazioni, i difetti degli strati epitassiali di silicio, ecc. L'epitassia di silicio non solo migliora le prestazioni del rivelatore di silicio epitassiale, ma garantisce anche la stabilità e l'affidabilità del prodotto.
4.2 Stratificazione della struttura
L'epitassia può sovrapporre uno strato epitassiale con diversa resistività, elementi di drogaggio e concentrazione di drogaggio di epitassia di silicio sul substrato originale, che è il processo necessario per la produzione di transistor a semiconduttore HBT (transistor bipolare a eterogiunzione), MOSFET (transistor ad effetto di campo a semiconduttore di ossido di metallo). Allo stesso tempo, poiché l'epitassia fornisce diversi strati strutturali (diversa resistenza su diversi strati), l'epitassia è anche uno dei metodi più comuni per risolvere l'effetto latch-up più comune e l'effetto canale corto della tecnologia CMOS.
4.3 Retro-doping
Il doping si riferisce al processo di introduzione deliberata di impurità in materiali puri e privi di impurità (semiconduttori intrinseci) nel processo di produzione dei semiconduttori per modificare le proprietà elettriche dei materiali. Il drogaggio può essere suddiviso in drogaggio pesante, drogaggio leggero e drogaggio medio a seconda della quantità di elementi drogati. In circostanze normali, il drogaggio pesante deve essere al di sopra del drogaggio leggero. Attraverso il processo del silicio epitassiale, è possibile realizzare l'interscambio di strati strutturali drogati o la combinazione di più drogaggi, il che migliora la flessibilità e le prestazioni della progettazione del dispositivo sull'epitassia di silicio.
Per ulteriori informazioni, contattaci tramite e-mail all'indirizzo victorchan@powerwaywafer.com e powerwaymaterial@gmail.com.