PAM-XIAMEN의 200mm 크기의 붕소 도펀트를 사용한 실리콘 에피 택시는 반도체 장치 제작에 사용할 수 있습니다. 실리콘 에피 택시 성장은 실리콘 웨이퍼의 표면 처리 공정으로, 단결정 필름이 화학 반응 또는 기타 수단에 의해 연마 된 웨이퍼 위에 중첩되고 필름 층은 실리콘 에피 택셜 층입니다. 200mm 실리콘 기반 에피 택시에 대한 자세한 내용은 나열된 표를 참조하십시오.
1. 실리콘 에피 택셜 웨이퍼의 매개 변수
PAM210531-SIEPI
| 200mm 에피 택셜 실리콘 웨이퍼 | |||||
| ltem | 단위 | 제한 | 시험 방법 | 댓글 | |
| 1 크리스탈 / 벌크 특성 | |||||
| 1.1 | 성장 방법 | – | – | – | CZ |
| 1.2 | 정위 | – | (100) | – | – |
| 1.3 | 도펀트 | – | 붕소 | – | – |
| 1.4 | 저항 | 옴 * cm | 0.01-0.02 | – | – |
| 1.5 | 방사형 비저항 변화 | % | 최대 10 % | ASTM F81 계획 B | |
| 1.6 | 산소 농도 | ppma | 10-16 | 새로운 ASTM (F121-83) K = 2.45 | |
| 1.7 | 방사형 산소 변화 | % | ≤10 % | – | – |
| 1.8 | 벌크 금속 농도, Fe | At / cm3 | NA | – | Cu / Fe / Ni / Al / Zn |
| 1.9 | 탄소 농도 | At / cm3 | 최대 2.0 * 1016 | – | – |
| 1.10 | 탈구 | – | 없음 | – | 에칭 후 |
| 1.11 | 슬립, 리니지, 트윈, 소용돌이, 얕은 구덩이 | – | – | ||
| 2 연마 된 웨이퍼 / 기판 | |||||
| 2.1 | 표면 방향 | 정도 | (100) ± 0.5 | – | – |
| 2.2 | 직경 | MM | 200 ± 0.2 | – | – |
| 2.3 | 두께 | MM | 725 ± 20 | – | – |
| 2.4 | 기본 평면 길이 | MM | 노치 | – | SEMI M1.9-0699 |
| 2.5 | 기본 평면 방향 | 정도 | {100} | – | – |
| 2.6 | Edge Profi (각도) | – | 두 가구 연립 주택 | – | – |
| 2.7 | SEMI M1-0200 표 1에 따라 지정된 전면 육안 검사 특성 | ||||
| 2.8 | 뒷면 표면
폴리 + LTO (SiO2) |
폴리
8000 ± 800 + LTO8000 ± 800A LTO 외부 |
– | – | |
| 2.9 | 에지 제외 (LTO)
-후면 -정면 |
MM | 0.5 ~ 2.0
없음 |
– | – |
| 2.10 | SEMI M1-0200 표 1에 따라 지정된 후면 육안 검사 특성 | ||||
| 3 에피 택셜 웨이퍼 / 층 | |||||
| 3.1 | 표면 금속 | At / cm-2 | ≤5E10 | – | Cu / Fe / Ni / Al / Zn |
| 3.2 | 활 / 워프 | μm의 | ≤50 | – | – |
| 3.3 | 총 두께 변화 (TTV) | μm의 | ≤4 | – | – |
| 3.4 | 사이트 평탄도 (SFQR) | μm의 | ≤1 | – | 20 * 20mm, 100 %
PUA |
| 3.5 | 도펀트 | – | 붕소 | – | – |
| 3.6 | 두께 목표 범위 | MM | 부착용 epi 코드에 따름 | ||
| 3.7 | 두께 공차, w / w | % | ＜5 | 중심 (1pt) 가장자리에서 10mm (4pts @ 90도)
[Tmax-Tmin] ÷ [Tmax + Tmin] * 100 % |
|
| 3.8 | 비저항 범위 | 옴 * cm | 부착용 epi 코드에 따름 | ||
| 3.9 | 저항 공차, w / w | % | ＜5 | 중심 (1pt) 가장자리에서 10mm (4pts @ 90도)
[Rmax-Rmin] ÷ [Rmax + Rmin] * 100 % |
|
| 3.10 | 에지 크라운 | – | NA | 웨이퍼 표면 위의 투영이 에피 층 두께의 1/3을 초과하지 않음 | |
| 3.11 | 스태킹 오류 | 센티미터-2 | ≤0.1 | ASTM F1810 | – |
| 3.12 | 에치 피트 밀도 | 센티미터-2 | ≤5 | – | – |
| 3.13 | 슬립 라인 | – | SEMI M2-0997 | ASTM F523, SEMI M17 | – |
| 3.14 | 스크래치, 보조개, 오렌지 껍질,
균열 / 골절, 까마귀 발, 안개, 이물질 |
– | 없음 | ASTMF523 | – |
| 3.15 | 에지 칩 | – | 없음 | ASTMF523 | |
| 3.16 | 광점 결함 (돌출, 침입,
스파이크 등) |
EA
μm의 |
없음 | ASTMF523 | 레이저 자동 표면 검사 |
| 3.17 | 공칭 모서리 제외 | MM | 3 | 3.2 ~ 3.4, 3.11 ~ 3.14, 3.16 항목 | |
| SEMI 표 5 SEMI M11-0200에 따라 지정된 전면 육안 검사 특성 | |||||
| 4.1 | 뒷면의 레이저 마킹, 노치 반대쪽, SEMI M12 | ||||
| SEMI 표 5 SEMI M11-0200에 따라 지정된 후면 육안 검사 특성 | |||||
Attachment for Technical Specification Epi
| 비저항 범위 Ohm * cm | 두께 범위 mm | ||
| 1 | MM6Bp 12.0_15.0 | 12 ± 10 % | 15 ± 5 % |
2. 실리콘 에피 택시 공정
실리콘의 에피 택시 기술은 1960 년대에 개발되었으며 주로 기체 상 에피 택시, 액상 에피 택시, 실리콘 웨이퍼 분자 빔 에피 택시의 세 가지 방법으로 발전했습니다. 그중 액상 에피 택시와 분자 빔 에피 택시는 기본적으로 높은 비용으로 인해 실험실에서만 사용됩니다. 세계에서 가장 중요한 실리콘 에피 택시 기술은 기상 에피 택시입니다.
기상 에피 택시의 원리는 실리콘 사 염화물 (SiCl4), 실리콘 사 염화수소 (SiH4), 실리콘 트리클로로 실란 (SiHCL3) 등과 같은 일부 중간 가스를 사용하여 실리콘 에피 택셜 성장 반응기에서 실리콘 원자를 생성하고 실리콘을 증착하는 것입니다. 단결정 실리콘 기판의 원자.
사염화 규소 수소 환원 반응을 예로 들어 보겠습니다. 사염화 규소 가스는 1200 ° C의 고온 (화학식 : SiCl4 + 2H2 = Si + 4HCl)에서 수소와 반응하여 Si 실리콘 원자 고체와 반응 부산물 HCl 가스를 생성합니다. 동시에 실리콘 원자가 기판에 정착하여 에피 택셜 층을 형성합니다.
3. 에피 택셜 실리콘 웨이퍼 생산의 더 나은 성능
에피 택셜 기술은 저항을 감소시킬뿐만 아니라 고전압 및 고전류 (고 저항)를 견딜 수있는 재료를 필요로하는 고주파 및 고전력 장치 간의 모순을 해결하기 위해 처음 발명되었습니다. 에피 택시를 통해 고 저항실리콘 웨이퍼 에피 택셜 층저 저항 기판에서 성장할 수 있으므로 실리콘 에피 택셜 구조에 제조 된 장치는 높은 콜렉터 전압과 낮은 콜렉터 저항을 동시에 얻을 수 있습니다.
4. 실리콘 에피 택시 장점
원래 설계 목적 외에도 에피 택셜 기술에는 다음과 같은 중요한 기능이 있습니다.장점 :
4.1 완벽한 에피 택시 실리콘 표면
에피 택셜 층은 실리콘 에피 택시에서 재료의 순도와 균일 성을 향상시킬 수 있습니다.표면. 기계적으로 연마 된 웨이퍼에 비해 에피 택셜 처리 된 실리콘 웨이퍼표면 평탄도가 높고 청결도가 높으며 미세 결함이 적고 표면 불순물이 적으므로 저항이 더 균일합니다. 표면 입자, 적층 결함, 전위, 실리콘 에피 택셜 레이어 결함 등을 제어하는 것이 더 쉽습니다. 실리콘 에피 택시는 에피 택셜 실리콘 검출기의 성능을 향상시킬뿐만 아니라 제품의 안정성과 신뢰성을 보장합니다.
4.2 구조 레이어링
Epitaxy는 반도체 트랜지스터 제조 HBT (heterojunction bipolar transistor), MOSFET (Metal-Oxide Semiconductor Field Effect Transistor)를 제조하는 데 필요한 공정 인 원래 기판에 서로 다른 저항률, 도핑 요소 및 실리콘 에피 택시 도핑 농도를 가진 에피 택셜 층을 중첩 할 수 있습니다. 동시에 에피 택시는 서로 다른 구조적 층 (다른 층에 대한 서로 다른 저항)을 제공하기 때문에, 에피 택시는 CMOS 기술의 가장 일반적인 래치 업 효과와 단 채널 효과를 해결하는 가장 일반적인 방법 중 하나이기도합니다.
4.3 역 도핑
도핑은 반도체 제조 공정에서 순수하고 불순물이없는 재료 (진성 반도체)에 불순물을 의도적으로 도입하여 재료의 전기적 특성을 변경하는 과정을 말합니다. 도핑은 도핑 된 원소의 양에 따라 헤비 도핑, 라이트 도핑, 중간 도핑으로 나눌 수있다. 정상적인 상황에서 무거운 도핑은 가벼운 도핑보다 높아야합니다. 에피 택셜 실리콘 공정을 통해 도핑 된 구조 층의 상호 교환 또는 다중 도핑의 조합이 실현 될 수 있으며, 이는 실리콘 에피 택시에 대한 장치 설계의 유연성과 성능을 향상시킵니다.
자세한 내용은 다음 주소로 이메일을 보내주십시오. victorchan@powerwaywafer.com 과 powerwaymaterial@gmail.com.