Es ist ein 150-mm-4H-N-Typ-SiC-Epi-Wafer mit ausgezeichneter Gleichmäßigkeit und extrem geringer Defektdichte erhältlich. Unter SiC-Epitaxiewafer versteht man einen Siliziumkarbidwafer, auf dem ein Einkristallfilm (Epitaxieschicht) mit bestimmten Anforderungen und dem gleichen Kristall wie das Substrat auf einem Siliziumkarbidsubstrat gezüchtet wird. Jetzt sehen Sie bitte untenSiC-Epischicht auf SiC-Substraten Beispiel:
1. Spezifikationen des 150-mm-4H-N-Typ-SiC-Epi-Wafers
1.1 ARTIKEL: PAM-191014-SIC-EPI
SiC-Wafer (Forschungs-/Produktionsqualität) | |
Substratdicke (Durchschnitt) [μm] | 350 ± 25 |
Durchmesser [mm] | 150 ± 0,25 |
Flache Länge [mm] | 47,5 ± 2,0 |
Polytyp/Leitfähigkeit | 4H/n.Typ |
Oberfläche der Vorderseite | CMP |
Epi-Gesicht/Orientierung | Si/(0001) 4± 0,5° abweichend |
Substratwiderstand [Ω.cm] | ≤ 0,025 |
Mikrorohrdichte (MPD) [cm-2] | ≤ 1,00 |
Basalebenendefekt (BPD) [cm-2] | ≤ TBC |
Gesamtstapelfehler (TSD) [cm-2] | ≤ TBC |
1. EPI-Dicke [μm] | 1 |
1. EPI Carrier Conc. [E18 cm-3] | 1 |
2. EPI-Dicke 9 Punkt Durchschnitt [μm] | 5~10,00 ± 10 % |
2. EPI Carrier Conc. 9-Punkte-Durchschnitt [E16 cm-3] | 1.000 ± 0,20 |
TTV [GBIR] [μm] | ≤ 15,00 |
WARP (3p) [μm] | ≤ 60,00 |
BOGEN (3p) [μm] | ± 40,00 |
Kantenausschluss | 1mm |
EPI-Oberflächendefekt (PDD) [cm-2] | ≤ 2,00 |
EPI-Oberflächenrauheit [nm] | ≤ 2,00 |
Kantenspäne durch diffuse Beleuchtung (max.) | Keiner |
Risse durch hochintensives Licht | Keiner |
Visueller kumulierter Bereich der Kohlenstoffeinschlüsse | ≤ 0,05 % |
Kratzer durch hochintensives Licht | Keiner |
Kontamination durch hochintensives Licht | Keiner |
1.2 ARTIKEL: PAM-190919-SIC-EPI
SiC-Wafer (Forschungs-/Produktionsqualität) | |
Substratdicke (Durchschnitt) [μm] | 150 ± 0,25 |
Durchmesser [mm] | 350 ± 25 |
Flache Länge [mm] | 47,5 ± 2,0 |
Polytyp/Leitfähigkeit | 4H/n.Typ |
Oberfläche der Vorderseite | CMP |
Epi-Gesicht/Orientierung | 4 Grad außeraxial |
Substratwiderstand [Ω.cm] | 0.015-0.028 |
Mikrorohrdichte (MPD) [cm-2] | <0.5 |
Basalebenendefekt (BPD) [cm-2] | ≤ TBC |
Gesamtstapelfehler (TSD) [cm-2] | ≤ TBC |
1. EPI-Dicke [μm] | 0.5 |
1. EPI Carrier Conc. [E18 cm-3] | 1.00E+18 |
2. EPI-Dicke 9 Punkt Durchschnitt [μm] | 14 |
Dickengleichmäßigkeit (%) | <3% |
2. EPI Carrier Conc. 9-Punkte-Durchschnitt [E15 cm-3] | 5,50E+15 |
Dickengleichmäßigkeit (%) | <5% |
TTV [GBIR] [μm] | – |
WARP (3p) [μm] | ≤ 35 |
BOGEN (3p) [μm] | – |
Kantenausschluss | 1mm |
EPI-Oberflächendefekt (PDD) [cm-2] | – |
EPI-Oberflächenrauheit [nm] | ≤ 2,00 |
Kantenspäne durch diffuse Beleuchtung (max.) | Keiner |
Risse durch hochintensives Licht | Keiner |
Visueller kumulierter Bereich der Kohlenstoffeinschlüsse | – |
Kratzer durch hochintensives Licht | Keiner |
Kontamination durch hochintensives Licht | Keiner |
2. Aktuelle Situation des 150-mm-4H-N-Typ-SiC-Epi-Wafers
The industry chain using silicon carbide materials as substrates mainly includes the preparation of silicon carbide substrate materials, the SiC epitaxy growth, device manufacturing and downstream application markets. On the SiC substrate, the chemical vapor deposition method (CVD method) is mainly used to generate the required thin sic epitaxial film on the surface of the substrate, forming an epitaxial wafer, and further make the device.
In practical applications, the requirements for the quality of the SiC epitaxial layer are very high. With the continuous improvement of pressure resistance, the thickness of the required SiC epi growth will be thicker, and the SiC epitaxy process cost will be adjusted accordingly. 150mm 4H N-type SiC epi wafer can meet the development of SiC power electronic devices with voltage levels of 3.3kV and below. However, it is still unable to meet the needs for the development of 10kV and above voltage level devices and the development of bipolar devices.
Für weitere Informationen kontaktieren Sie uns bitte per E-Mail untervictorchan@powerwaywafer.com und powerwaymaterial@gmail.com.