Công nghệ liên kết tấm silicon là phương pháp kết hợp chặt chẽ tấm silicon với tấm silicon, tấm silicon với thủy tinh hoặc các vật liệu khác thông qua các tương tác hóa học và vật lý. Liên kết wafer silicon thường được kết hợp với xử lý silicon bề mặt và xử lý silicon số lượng lớn và được sử dụng trong quy trình gia công MEMS.PAM-Hạ Môncó thể cung cấp wafer silicon cho các ứng dụng liên kết wafer với thông số kỹ thuật sau, ví dụ:

1. Đặc điểm kỹ thuật của wafer silicon

PAM210721 – SI

Tấm silicon, trên mỗi SEMI Prime, P/E 6″ (150,0±0,2mm)Ø×625±15µm,
p-loại Si:B[100]±0.5°, Ro=(1-100)Ohmcm,
Đánh bóng một mặt, khắc mặt sau,
2 căn hộ BÁN:
Mặt phẳng chính: 57,5±2,5mm @ 111±1°,
Thứ cấp: 37,5±2,5 mm@ 90±5° CW từ PF,
Hạt <20@0,2µm,
Được niêm phong trong Empak hoặc băng cassette tương đương,
CtQ: Hạt <20@0,2µm,
TTV <10, Cung <30, Cong vênh <30

2. Kỹ thuật liên kết wafer silicon

Các công nghệ liên kết wafer silicon phổ biến bao gồm liên kết eutectic silicon vàng, liên kết tĩnh điện silicon/thủy tinh, liên kết trực tiếp silicon/silicon, thiêu kết hàn thủy tinh, v.v. Ở đây chúng tôi chỉ giới thiệu ngắn gọn ba kỹ thuật đầu tiên như sau:

2.1 Liên kết eutectic silicon vàng

Liên kết eutectic silicon vàng thường được sử dụng trong đóng gói các thiết bị vi điện tử. Quá trình liên kết wafer Si-Si trong eutectic vàng-silicon bao gồm quá trình oxy hóa nhiệt của các tấm silicon tinh thể loại p (100), sau đó là sự bay hơi của màng titan dày 30nm lên các tấm wafer bằng cách sử dụng sự bay hơi chùm tia điện tử, sau đó là sự bay hơi của vàng 120nm phim ảnh. Điều này là do màng titan có độ bám dính cao hơn với lớp SiO2. Cuối cùng, đặt hai tấm silicon lại với nhau trên lò sưởi, thêm một khối khối vào để nén và ủ ở nhiệt độ 350-400oC. Thí nghiệm cho thấy ở nhiệt độ ủ 365oC và thời gian 10 phút, bề mặt liên kết vượt quá 90%. Thời gian và nhiệt độ liên kết wafer silicon là rất quan trọng.
Ngoài vàng, Al, Ti, PtSi và TiSi2 cũng có thể đóng vai trò là lớp chuyển tiếp trung gian cho liên kết silicon – silicon.

2.2 Liên kết tĩnh điện

Liên kết tĩnh điện, còn được gọi là liên kết hỗ trợ trường hoặc liên kết anốt. Công nghệ liên kết tĩnh điện có thể liên kết kính với kim loại, hợp kim hoặc chất bán dẫn mà không cần bất kỳ chất kết dính nào. Loại liên kết này có nhiệt độ thấp, bề mặt liên kết chắc chắn và độ ổn định lâu dài tốt.
Có nhiều yếu tố ảnh hưởng đến liên kết tĩnh điện, chủ yếu bao gồm:
1) Hệ số giãn nở nhiệt của hai vật liệu liên kết tĩnh điện phải xấp xỉ nhau, nếu không chúng sẽ bị đứt do ứng suất bên trong cao trong quá trình làm mát sau khi liên kết;
2) Hình dạng cực dương ảnh hưởng đến hiệu ứng liên kết. Các điện cực tiếp xúc và điện cực tấm song song thường được sử dụng. Điện cực tiếp xúc điểm, giao diện liên kết sẽ không tạo ra lỗ chân lông, trong khi điện cực tấm song song kép, giao diện liên kết sẽ có một số lỗ chân lông và tốc độ liên kết sẽ nhanh hơn;
3) Tình trạng bề mặt tấm wafer cũng ảnh hưởng đến lực liên kết. Độ phẳng và độ sạch cao hơn của bề mặt liên kết sẽ thu được chất lượng liên kết tốt hơn. Bề mặt có độ gợn sóng lớn hơn sẽ làm cho lực hút tĩnh điện nhỏ hơn. Biên độ dao động trên bề mặt như nhau, dao động càng mượt thì lực hút tĩnh điện càng lớn.

2.3 Liên kết wafer silicon trực tiếp

Hai tấm silicon có thể được liên kết trực tiếp với nhau thông qua xử lý nhiệt độ cao mà không cần bất kỳ chất kết dính hoặc điện trường bên ngoài nào và quá trình này rất đơn giản. Công nghệ liên kết này được gọi là liên kết trực tiếp silicon (SDB).
Quá trình liên kết wafer trực tiếp silicon như sau:
1) Trước tiên, ngâm hai tấm silicon đã đánh bóng (cả bị oxy hóa và không bị oxy hóa) vào dung dịch;
2) Dán hai tấm silicon ở các mặt được đánh bóng lại với nhau ở nhiệt độ phòng;
3) Tấm silicon liên kết trải qua vài giờ xử lý ở nhiệt độ cao trong môi trường oxy hoặc nitơ, tạo thành liên kết silicon tốt.

Để biết thêm thông tin, xin vui lòng liên hệ với chúng tôi email tạivictorchan@powerwaywafer.com và powerwaymaterial@gmail.com.