PAM-XIAMEN có thể cung cấp tấm silicon để đáp ứng nhu cầu ứng dụng của bạn, thêm thông số kỹ thuật tấm wafer vui lòng truy cập:https://www.powerwaywafer.com/silicon-wafer.
Độ tinh khiết, độ phẳng bề mặt, độ sạch và tạp chất của tấm silicon bán dẫn có ảnh hưởng cực kỳ quan trọng đến chip. Độ phẳng cục bộ của wafer silicon là một trong những thông số quan trọng ảnh hưởng trực tiếp đến chất lượng, năng suất và độ tin cậy của độ rộng dòng quy trình như in thạch bản mạch tích hợp. Độ phẳng của tấm silicon là một thuộc tính bề mặt, được biểu thị bằng um, dùng để chỉ sự khác biệt giữa điểm cao nhất và điểm thấp nhất giữa bề mặt tấm wafer và mặt phẳng chuẩn.
Có bốn phương pháp thường được sử dụng để đo độ phẳng của tấm silicon: phương pháp âm học, phương pháp giao thoa kế, phương pháp điện dung và phương pháp phản xạ chùm tia laze. Tất cả các phương pháp đều không tiếp xúc, để giảm hư hỏng và nhiễm bẩn trên bề mặt của tấm silicon. Lấy ví dụ về phương pháp điện dung:
Phương pháp tiêu chuẩn để đo độ phẳng Wafer được đánh bóng – Cảm biến dịch chuyển điện dung
1. Khả năng áp dụng của cảm biến độ dịch chuyển điện dung để kiểm tra độ phẳng của Wafer Silicon
Một phương pháp cảm biến dịch chuyển điện dung thích hợp để đo dung sai độ phẳng của tấm silicon được đánh bóng. Các tấm wafer cắt, wafer mài và wafer khắc cũng có thể tham khảo phương pháp này.
Phương pháp này thích hợp để đo độ phẳng bề mặt của tấm silicon đánh bóng có đường kính tiêu chuẩn là 76 mm, 100 mm, 125 mm, 150 mm, 200 mm, điện trở suất không lớn hơn 200 Ω • cm và độ dày không lớn hơn 1000 um và mô tả trực quan bề mặt của hình dạng phác thảo tấm silicon.
2. Cảm biến dịch chuyển điện dung đo độ phẳng của silicon Wafer
Đặt tấm silicon phẳng nằm giữa một cặp cảm biến dịch chuyển điện dung đối nghịch đồng trục (gọi tắt là đầu dò), đặt điện áp tần số cao lên các đầu dò và điện trường tần số cao được hình thành giữa tấm silicon và đầu dò, và một tụ điện được hình thành giữa chúng. Mạch trong đầu dò đo lượng dòng điện thay đổi trong khoảng thời gian, và giá trị điện dung C có thể đo được. Như trong Hình 1. C được cho bởi phương trình (1):
D - khoảng cách giữa đầu dò A và B;
a - khoảng cách giữa đầu dò A và bề mặt phía trên;
b - khoảng cách giữa đầu dò B và bề mặt bên dưới;
t - độ dày tấm silicon.
Hình 1 Sơ đồ sơ đồ của cảm biến độ dịch chuyển điện dung để đo độ phẳng của silicon Wafer
Trong công thức:
C - tổng điện dung đo được giữa các đầu dò trên và dưới và bề mặt tấm wafer, tính bằng Farads (F);
K - năng suất cho phép không gian trống tính bằng Farads trên mét F / m;
A - diện tích bề mặt của đầu dò, tính bằng mét vuông (m2);
a - khoảng cách giữa đầu dò A và bề mặt phía trên, tính bằng mét (m);
b - khoảng cách giữa đầu dò B và bề mặt bên dưới, tính bằng mét (m);
C0- Điện dung ký sinh chủ yếu do cấu trúc đầu dò, ở Farads (F)
Vì khoảng cách D giữa hai đầu dò và khoảng cách b từ đầu dò bên dưới đến bề mặt bên dưới đã được cố định trong quá trình hiệu chuẩn, giá trị điện dung C do thiết bị đo được được tính theo công thức (1), và do đó có thể thu được a. tính toán độ phẳng bề mặt wafer và các thông số hình học khác. Chọn mặt phẳng chuẩn và mặt phẳng tiêu điểm thích hợp để tính toán các thông số cần thiết.
3. Làm thế nào để xác định độ phẳng của Wafer bằng cảm biến dịch chuyển điện dung?
3.1 Chọn Khu vực Chất lượng Đủ tiêu chuẩn (FQA) của Silicon Wafer
Cạnh 3 mm của wafer silicon không nằm trong khu vực chất lượng đủ tiêu chuẩn. Nếu có các yêu cầu đặc biệt về độ phẳng tấm silicon, nó có thể được lựa chọn theo giá trị thỏa thuận giữa nhà cung cấp và người mua.
3.2 Lựa chọn thông số độ phẳng của Wafer Silicon
Chọn bề mặt tham chiếu - Mặt trước (F) hoặc Mặt sau (B)
Chọn một mặt phẳng tham chiếu từ các mục sau:
a) mặt phẳng trở lại lý tưởng (I);
b) Mặt phẳng ba điểm phía trước (3);
c) Mặt phẳng bình phương nhỏ nhất phía trước (L).
3.3 Chọn các thông số đo lường
TIR - Tổng chỉ số đọc
FPD - Độ lệch mặt phẳng tiêu cự
4. Làm thế nào để Tính toán Dữ liệu Độ phẳng Wafer Silicon?
Mặt phẳng tham chiếu được mô tả bằng hình thức sau:
Mặt phẳng tham chiếu bề mặt sau lý tưởng:
Bề mặt tham chiếu hình vuông ít nhất:
Chọn mộtR, bR, cRthỏa mãn (4) là giá trị nhỏ nhất.
Mặt phẳng quy chiếu ba điểm:
Trong công thức: x1, y1; x2, y2; x3, y3được phân bố đều trên chu vi 3mm tính từ mép của tấm silicon.
Mặt phẳng tiêu điểm được mô tả bởi:
Tiêu diện song song với mặt phẳng chuẩn, và tiêu diện được coi là giống với mặt phẳng chuẩn khi tính độ phẳng, do đó
aF= aR
bF= bR
cF= cR
Sự khác biệt giữa độ dày của mỗi điểm của mẫu và mặt phẳng chuẩn hoặc tiêu điểm được mô tả bằng hình thức sau:
Trong công thức:
i - có thể là R hoặc F;
x, y - phải nằm trong FQA
TIR được tính như sau:
FPD được tính như sau:
* Độ chụm của một phòng thí nghiệm của phương pháp này: FPD không lớn hơn 0,21 um (R3S);
TIR không lớn hơn 0,27 um (R3S).
* Độ chính xác đa phòng thí nghiệm của phương pháp này: FPD không lớn hơn 0,48 um (R3S);
TIR không lớn hơn 0,54 um (R3S).
Để biết thêm thông tin của tấm silicon, vui lòng liên hệ với chúng tôi qua emailvictorchan@powerwaywafer.com và powerwaymaterial@gmail.com.