Chất dẻo silicon có pha tạp chất Boron kích thước 200mm từ PAM-XIAMEN có sẵn để chế tạo thiết bị bán dẫn. Tăng trưởng biểu mô silicon là một quá trình xử lý bề mặt cho các tấm silicon, có nghĩa là một màng đơn tinh thể được chồng lên trên tấm wafer đã được đánh bóng bằng phản ứng hóa học hoặc các phương tiện khác, và lớp phim là lớp biểu mô silicon. Để biết thêm chi tiết về epitaxy 200mm dựa trên silicon, vui lòng tham khảo bảng được liệt kê.
1. Các thông số của Silicon Epitaxial Wafer
PAM210531-SIEPI
| Tấm lót sóng Silicon 200mm | |||||
| ltem | Các đơn vị | giới hạn | Phương pháp kiểm tra | Comments | |
| Đặc điểm 1 tinh thể / số lượng lớn | |||||
| 1.1 | Phương pháp phát triển | – | – | – | CZ |
| 1.2 | Sự định hướng | – | (100) | – | – |
| 1.3 | dopant | – | Boron | – | – |
| 1.4 | Điện trở | Ohm * cm | 0.01-0.02 | – | – |
| 1.5 | Biến đổi điện trở suất xuyên tâm | % | Tối đa 10% | ASTM F81 kế hoạch B | |
| 1.6 | Nồng độ oxy | ppma | 10-16 | ASTM mới (F121-83) K = 2,45 | |
| 1.7 | Sự biến đổi oxy xuyên tâm | % | ≤10% | – | – |
| 1.8 | Nồng độ kim loại số lượng lớn, Fe | Tại / cm3 | NA | – | Cu / Fe / Ni / Al / Zn |
| 1.9 | Nồng độ cacbon | Tại / cm3 | Tối đa 2.0 * 1016 | – | – |
| 1.10 | Trật khớp | – | Không ai | – | Sau khi khắc |
| 1.11 | Trượt, Dòng họ, Song sinh, Xoáy, Hố nông | – | – | ||
| 2 Wafer / Chất nền được đánh bóng | |||||
| 2.1 | Surface Định hướng | Trình độ | (100) ± 0,5 | – | – |
| 2.2 | Đường kính | mm | 200 ± 0,2 | – | – |
| 2.3 | Độ dày | mm | 725 ± 20 | – | – |
| 2.4 | Tiểu Chiều dài phẳng | mm | Khía | – | SEMI M1.9-0699 |
| 2.5 | Định hướng Flat chính | Trình độ | {100} | – | – |
| 2.6 | Edge Profi (góc) | – | MỘT NỬA | – | – |
| 2.7 | Các đặc điểm kiểm tra trực quan bề mặt phía trước được chỉ định theo Bảng 1 của SEMI M1-0200 | ||||
| 2.8 | Mặt sau
Poly + LTO (SiO2) |
Poly
8000 ± 800 + LTO8000 ± 800A LTO bên ngoài |
– | – | |
| 2.9 | Loại trừ cạnh (LTO)
-mặt sau -mặt trước |
mm | 0,5 ~ 2,0
Không ai |
– | – |
| 2.10 | Đặc điểm kiểm tra trực quan bề mặt sau được chỉ định theo Bảng 1 của SEMI M1-0200 | ||||
| 3 Lớp / Lớp Wafer hướng trục | |||||
| 3.1 | Kim loại bề mặt | Tại / cm-2 | ≤5E10 | – | Cu / Fe / Ni / Al / Zn |
| 3.2 | Bow / Warp | mm | ≤50 | – | – |
| 3.3 | Tổng độ dày biến đổi (TTV) | mm | ≤4 | – | – |
| 3.4 | Độ phẳng của trang web (SFQR) | mm | ≤1 | – | 20 * 20mm, 100%
PUA |
| 3.5 | dopant | – | Boron | – | – |
| 3.6 | Phạm vi mục tiêu độ dày | mm | Theo mã epi cho tệp đính kèm | ||
| 3.7 | Dung sai độ dày, w / w | % | ＜5 | Tâm (1pt) cách mép 10mm (4 pts @ 90 độ)
[Tmax-Tmin] ÷ [Tmax + Tmin] * 100% |
|
| 3.8 | Dải điện trở suất | Ohm * cm | Theo mã epi cho tệp đính kèm | ||
| 3.9 | Dung sai điện trở suất, w / w | % | ＜5 | Tâm (1pt) cách mép 10mm (4 pts @ 90 độ)
[Rmax-Rmin] ÷ [Rmax + Rmin] * 100% |
|
| 3.10 | cạnh Thái | – | NA | Chiếu lên trên bề mặt wafer không được vượt quá 1/3 chiều dày lớp epi | |
| 3.11 | Lỗi xếp chồng | cm-2 | ≤0.1 | ASTM F1810 | – |
| 3.12 | Etch Pit Mật độ | cm-2 | ≤5 | – | – |
| 3.13 | Đường trượt | – | SEMI M2-0997 | ASTM F523, SEMI M17 | – |
| 3.14 | Trầy xước, Lúm đồng tiền, Vỏ cam,
Vết nứt / gãy, Bàn chân quạ, Khói sương, Vấn đề nước ngoài |
– | Không ai | ASTMF523 | – |
| 3.15 | Chip cạnh | – | Không ai | ASTMF523 | |
| 3.16 | Khiếm khuyết điểm sáng (nhô ra, xâm nhập,
Spike, v.v.) |
EA
mm |
Không ai | ASTMF523 | Kiểm tra bề mặt tự động bằng laser |
| 3.17 | Loại trừ cạnh danh nghĩa | mm | 3 | Đối với các mục 3.2 ~ 3.4, 3.11 ~ 3.14, 3.16 | |
| Đặc điểm kiểm tra trực quan bề mặt phía trước được chỉ định theo Bảng SEMI 5 SEMI M11-0200 | |||||
| 4.1 | Đánh dấu lazer trên bề mặt sau cứng, đối diện với notch, SEMI M12 | ||||
| Các đặc điểm kiểm tra trực quan bề mặt sau được chỉ định theo Bảng SEMI 5 SEMI M11-0200 | |||||
Attachment for Technical Specification Epi
| Dải điện trở suất Ohm * cm | Dải độ dày mm | ||
| 1 | MM6Bp 12.0_15.0 | 12 ± 10% | 15 ± 5% |
2. Quy trình Silicon Epitaxy
Công nghệ cho epitaxy trong silicon được phát triển vào những năm 1960, và nó chủ yếu phát triển thành ba phương pháp: epitaxy pha khí, epitaxy pha lỏng, và epitaxy chùm phân tử silicon wafer. Trong số đó, epitaxy pha lỏng và epitaxy chùm phân tử về cơ bản chỉ được sử dụng trong phòng thí nghiệm do chi phí cao. Công nghệ epitaxy silicon quan trọng nhất trên thế giới là epitaxy pha hơi.
Nguyên tắc của epitaxy pha hơi là sử dụng một số khí trung gian, chẳng hạn như silicon tetrachloride (SiCl4), silicon tetrahydrogen (SiH4), silicon trichlorosilane (SiHCL3), v.v., để tạo ra các nguyên tử silicon trong các lò phản ứng tăng trưởng biểu mô silicon và lắng đọng silicon các nguyên tử trên nền silicon đơn tinh thể.
Lấy phản ứng khử hiđro tetraclorua silic làm ví dụ. Khí silic tetraclorua phản ứng với hiđro ở nhiệt độ cao 1200 ° C (phương trình hóa học là: SiCl4 + 2H2 = Si + 4HCl) tạo ra chất rắn nguyên tử silic và sản phẩm phụ là khí HCl. Đồng thời, các nguyên tử silicon lắng đọng trên chất nền để tạo thành một lớp biểu mô.
3. Hiệu suất tốt hơn của sản xuất Wafer Silicon Epitaxial
Công nghệ epitaxy lần đầu tiên được phát minh để giải quyết mâu thuẫn giữa các thiết bị tần số cao và công suất cao, không chỉ làm giảm điện trở, mà còn yêu cầu vật liệu chịu được điện áp cao và dòng điện cao (điện trở cao). Thông qua epitaxy, một sức đề kháng caolớp biểu mô silicon wafercó thể được trồng trên nền điện trở thấp, để các thiết bị được chế tạo trên cấu trúc biểu mô silicon có thể đồng thời thu được điện áp bộ thu cao và điện trở bộ thu thấp.
4. Ưu điểm của Silicon Epitaxy
Ngoài mục đích thiết kế ban đầu, công nghệ epitaxy còn có những điều quan trọng sauưu điểm:
4.1 Bề mặt silicon Epitaxy hoàn hảo
Lớp biểu mô có thể cải thiện độ tinh khiết và tính đồng nhất của vật liệu trên biểu mô siliconbề mặt. So với các tấm wafer được đánh bóng bằng cơ học, các tấm wafer silicon được xử lý theo phương pháp nhỏcó độ phẳng bề mặt cao hơn, độ sạch cao hơn, ít khuyết tật vi mô và ít tạp chất bề mặt hơn, do đó điện trở suất đồng đều hơn. Việc kiểm soát các hạt bề mặt, lỗi xếp chồng, lệch vị trí, khuyết tật lớp biểu mô silicon, v.v. Dễ dàng hơn để kiểm soát các hạt bề mặt, lỗi xếp chồng lên nhau, lệch vị trí, khuyết tật lớp biểu mô silicon, v.v. Chất dẻo silicon không chỉ cải thiện hiệu suất của máy dò silicon biểu mô mà còn đảm bảo tính ổn định và độ tin cậy của sản phẩm.
4.2 Phân lớp cấu trúc
Epitaxy có thể chồng một lớp biểu mô có điện trở suất, phần tử pha tạp khác nhau và nồng độ pha tạp chất biểu mô silic lên chất nền ban đầu, đây là quy trình cần thiết để sản xuất bóng bán dẫn HBT (bóng bán dẫn lưỡng cực dị liên kết), MOSFET (Bóng bán dẫn hiệu ứng trường kim loại-Oxit bán dẫn). Đồng thời, do epitaxy cung cấp các lớp cấu trúc khác nhau (sức đề kháng khác nhau trên các lớp khác nhau), nên epitaxy cũng là một trong những phương pháp phổ biến nhất để giải quyết hiệu ứng latch-up phổ biến nhất và hiệu ứng kênh ngắn của công nghệ CMOS.
4.3 Pha tạp ngược
Doping đề cập đến quá trình cố ý đưa tạp chất vào vật liệu tinh khiết và không có tạp chất (chất bán dẫn nội tại) trong quá trình sản xuất chất bán dẫn để thay đổi tính chất điện của vật liệu. Doping có thể được chia thành doping nặng, doping nhẹ và doping trung bình theo số lượng của các nguyên tố được pha tạp. Trong trường hợp bình thường, doping nặng phải cao hơn doping nhẹ. Thông qua quy trình silicon epitaxy, có thể nhận ra sự xen kẽ của các lớp cấu trúc pha tạp hoặc sự kết hợp của nhiều lớp pha tạp, giúp cải thiện tính linh hoạt và hiệu suất của thiết kế thiết bị trên epitaxy silicon.
Để biết thêm thông tin, vui lòng liên hệ với chúng tôi qua email victorchan@powerwaywafer.com và powerwaymaterial@gmail.com.