Các tinh thể đơn cacbua silic (SiC) đi đầu trong chuỗi ngành công nghiệp cacbua silic, đồng thời là nền tảng và chìa khóa cho sự phát triển của ngành công nghiệp chip cao cấp. Kích thước đế SiC càng lớn, càng nhiều chip có thể được sản xuất trên mỗi đơn vị đế và chất thải cạnh càng nhỏ, do đó chi phí chip đơn vị càng thấp. Chất nền SiC 8 inch sẽ có lợi thế giảm chi phí đáng kể so với chất nền SiC 6 inch. Tấm bán dẫn 200mm để bán 4H-SiC từPAM-Hạ Môn, nhà cung cấp tấm wafer bán dẫn hàng đầu, được cung cấp các thông số cụ thể sau:
1. Thông số kỹ thuật của SiC 200mm wafer
|
Chất nền SiC loại N 8 inch |
|||
| Mục | Một lớp | Cấp B | Lớp C |
| Đường kính | 200 ± 0,2mm | ||
| Độ dày | 500 ± 25μm | ||
| POLYTYPE | 4H | ||
| định hướng bề mặt | 4° về phía <11-20>±0,5º | ||
| dopant | n loại Nitơ | ||
| định hướng notch | [1-100]±5° | ||
| Độ sâu khía | 1 ~ 1,5mm | ||
| điện trở suất | 0,015~0,025 ôm·cm | 0,01~0,03 ôm·cm | NA |
| LTV | ≤5μm(10mm*10mm) | ≤10μm(10mm*10mm) | ≤15μm(10mm*10mm) |
| TTV | ≤10μm | ≤15μm | ≤20μm |
| CÂY CUNG | -25μm~25μm | -45μm~45μm | -65μm~65μm |
| Làm cong | ≤35μm | ≤50μm | ≤70μm |
| Mật độ vi ống | ≤2ea/cm2 | ≤10ea/cm2 | ≤50ea/cm2 |
| Hàm lượng kim loại | ≤1E11 nguyên tử/cm2 | ≤1E11 nguyên tử/cm2 | NA |
| TSD | ≤500ea/cm2 | ≤1000ea/cm2 | NA |
| BPD | ≤2000ea/cm2 | ≤5000ea/cm2 | NA |
| TED | ≤7000ea/cm2 | ≤10000ea/cm2 | NA |
| Độ nhám bề mặt (Mặt Si) | Ra≤0,2nm | Ra≤0,2nm | Ra≤0,2nm |
| Bề mặt trước đã hoàn thành | Si-face CMP | ||
| Hạt | ≤100 (kích thước≥0,3μm) | NA | NA |
| vết trầy xước | ≤5, Tổng chiều dài≤Đường kính | NA | NA |
| Chip cạnh/vết lõm/vết nứt/vết bẩn/ sự ô nhiễm |
Không ai | Không ai | NA |
| Khu vực đa dạng | Không ai | ≤20% (Diện tích tích lũy) | ≤30% (Diện tích tích lũy) |
| đánh dấu phía trước | Không ai | ||
| Bề mặt sau đã hoàn thành | Mặt C được đánh bóng | ||
| vết trầy xước | NA | NA | NA |
| Mặt sau khuyết tật chip cạnh / vết lõm | Không ai | Không ai | NA |
| độ nhám trở lại | Ra≤5nm | Ra≤5nm | Ra≤5nm |
| đánh dấu lại | Notch (bên phải) | ||
| Bờ rìa | Gọt cạnh xiên | Gọt cạnh xiên | Gọt cạnh xiên |
| Bao bì | Epi-sẵn sàng với bao bì chân không; Bao bì băng cassette nhiều wafer hoặc đơn wafer | ||
Ghi chú: “NA” có nghĩa là không có yêu cầu. Các mục không được đề cập có thể đề cập đến SEMI-STD.
2. What Are the Difficulties and Corresponding Solutions for 200mm Silicon Carbide Wafer Preparation?
Những khó khăn hiện tại trong việc điều chế tinh thể 200mm 4H-SiC chủ yếu liên quan đến:
1) Chuẩn bị tinh thể hạt 200mm 4H-SiC chất lượng cao;
2) Kiểm soát quá trình tạo mầm và không đồng nhất của trường nhiệt độ kích thước lớn;
3) Hiệu quả vận chuyển và sự phát triển của các thành phần khí trong các hệ thống tăng trưởng tinh thể kích thước lớn;
4) Nứt tinh thể và tăng sinh khuyết tật do ứng suất nhiệt tăng kích thước lớn.
Để vượt qua những thách thức này và thu được các tấm SiC 200mm chất lượng cao, các giải pháp được đề xuất:
Về phương pháp chuẩn bị tinh thể hạt 200mm, trường nhiệt độ thích hợp, trường dòng chảy và tổ hợp mở rộng đã được nghiên cứu và thiết kế để tính đến chất lượng tinh thể và kích thước mở rộng; Bắt đầu với tinh thể mầm SiC 150mm, tiến hành lặp lại tinh thể mầm để mở rộng dần kích thước tinh thể SiC cho đến khi đạt kích thước 200mm; Thông qua quá trình tăng trưởng và xử lý nhiều tinh thể, dần dần tối ưu hóa chất lượng tinh thể trong khu vực mở rộng tinh thể và cải thiện chất lượng của tinh thể hạt 200mm.
Về mặt chuẩn bị chất nền và tinh thể dẫn điện 200mm, nghiên cứu đã tối ưu hóa thiết kế trường nhiệt độ và trường dòng chảy để tăng trưởng tinh thể kích thước lớn, tiến hành tăng trưởng tinh thể SiC dẫn điện 200mm và kiểm soát tính đồng nhất của pha tạp. Sau khi xử lý thô và định hình tinh thể, một thỏi 4H-SiC dẫn điện 8 inch với đường kính tiêu chuẩn đã thu được. Sau khi cắt, mài, đánh bóng, xử lý để thu được tấm SiC 200mm có độ dày 525um hoặc hơn.
Để biết thêm thông tin, xin vui lòng liên hệ với chúng tôi email tạivictorchan@powerwaywafer.com và powerwaymaterial@gmail.com.