MOS 대 SBD 등급 SiC 기판

대표적인 3세대 반도체 소재인 탄화규소(SiC)는 넓은 밴드갭(4H-SiC의 경우 3.26eV), 높은 임계 항복전계(~2.5MV/cm), 높은 열전도율(4.9W/cm·K) 등 탁월한 특성을 갖고 있어 고전압, 고주파, 고온 전력전자 분야에서 독보적인 장점을 갖고 있다. 그러나 SiC 전력 장치의 성능과 신뢰성은 기판 재료의 결정질 품질에 크게 좌우됩니다.

상업용 6인치 N-타입 4H-SiC 기판은 일반적으로 P-MOS 등급과 P-SBD 등급으로 분류됩니다. 두 등급 모두 동일한 저항률과 다형을 공유하지만 결함 제어 표준이 크게 다릅니다. 즉, MOS 등급 사양은 SBD 등급보다 균일하게 더 엄격합니다. 이 차이는 진정한 품질 이점입니까, 아니면 단순히 서로 다른 테스트 기준을 반영한 것입니까? 연구자들에게 근본적인 물리적 근거를 명확히 하는 것은 올바른 기판 선택을 위한 전제 조건입니다.

이 기사에서는 정량적 결함 사양, 결함이 장치 성능에 영향을 미치는 메커니즘, 비용 산업 현실이라는 세 가지 측면에서 학계 연구자들에게 체계적이고 전문적인 분석을 제공합니다.

1. 사양 비교: MOS 등급과 SBD 등급 SiC 기판의 주요 품질 지표

P-MOS와 P-SBD 등급 기판 간의 차이점은 폴리타입이나 저항률과 같은 기본 매개변수에서 발견되지 않습니다. 둘 다 4H-폴리타입이며 저항률은 0.015~0.025Ω·cm 범위입니다. 실제 차이점은 다양한 결정 결함의 밀도 제어에 있습니다. 6인치 SiC 기판을 예로 들면 다음과 같습니다.

제품	6인치 실리콘 카바이드 기판
학년	P-MOS 등급	P-SBD 등급
폴리 타입	4H
비저항	0.015~0.025ohm·cm
마이크로파이프 밀도(MPD)	≤0.2/cm²	≤0.5/cm²
총 전위 밀도(EPD)	≤4000/cm²	≤8000/cm²
스레딩 가장자리 전위(TED)	≤3000/cm²	≤6000/cm²
기저면 탈구(BPD)	≤1000/cm²	≤2000/cm²
스레딩 나사 전위(TSD)	≤600/cm²	≤1000/cm²
스태킹 결함 영역	0.5% 이하	≤1 %

맞춤형 선택 솔루션은 당사 기술팀에 문의하세요.[email protected]

위의 비교를 통해 P-MOS 등급 기판은 마이크로파이프, 전위(EPD/TED/BPD/TSD), 적층 결함 등 모든 주요 결함 지표에 걸쳐 P-SBD 등급보다 1.7~2.5배 더 엄격한 품질 표준을 적용한다는 것을 분명히 알 수 있습니다. 이러한 차이점은 임의적인 "계층화"가 아니라 장치 물리학에 뿌리를 두고 있습니다. MOSFET의 채널 영역은 기판 결함에 극도로 민감하므로 "결함 제로"에 가까운 기판이 필요한 반면, SBD는 상대적으로 더 높은 허용 오차를 갖습니다.

2. MOSFET이 SiC 기판 품질에 대해 더 높은 요구 사항을 갖는 이유는 무엇입니까?

2.1 장치 구조의 근본적인 차이점

MOSFET(금속 산화물 반도체 전계 효과 트랜지스터)과 SBD(쇼트키 배리어 다이오드) 간의 결함 허용 오차의 차이는 근본적으로 다른 작동 원리에서 비롯됩니다.

SBD는 금속 반도체 인터페이스에 형성된 쇼트키 장벽이 코어인 2단자 장치입니다. 전류 전달은 주로 금속 반도체 접합부 근처에서 발생하며 딥벌크 기판 결함에 상대적으로 둔감합니다. 기판의 전위 밀도가 적당하더라도 장벽 영역에 직접 영향을 미치지 않는 한 장치는 여전히 적절하게 작동할 수 있습니다.

이와 대조적으로 MOSFET은 핵심 기능이 두 P 웰 영역 사이에 위치한 전도성 채널에 의존하는 3단자 장치입니다. 이 채널은 온 상태 동안 전체 전류를 전달하며 채널의 무결성이 MOSFET의 전달 특성을 직접적으로 결정합니다. 채널을 형성하려면 SiC/SiO2 인터페이스에서 캐리어 농도의 정밀한 게이트 전압 변조가 필요하며, 기판에서 매우 높은 결정 완벽성과 계면 균일성이 요구됩니다. 모든 기판 결함, 특히 에피층을 통해 전파되는 전위는 채널 영역 내의 전기장 분포와 캐리어 전송 특성을 직접적으로 방해할 수 있습니다.

그림 1 (a) 4H-SiC 쇼트키 배리어 다이오드(SBD) 및 (b) MOS 커패시터(MOSC)의 단면 구조

2.2 다양한 결함이 MOSFET 성능에 미치는 구체적인 영향

(1) 마이크로파이프 - 가장 치명적인 결함

마이크로파이프는 SiC 결정의 중공 코어 전위이며 매우 유해한 결함입니다. 마이크로파이프는 중공 코어 구조로 인해 장치 항복 전압을 크게 감소시킨다는 연구 결과가 오랫동안 확립되어 왔습니다. 각 마이크로파이프는 국지적인 전기장 집중점 역할을 하여 설계된 전압보다 훨씬 낮은 바이어스에서 조기 고장을 일으킬 수 있습니다. 높은 차단 전압을 견뎌야 하는 MOSFET의 경우 마이크로파이프의 존재는 거의 용납되지 않습니다. 이것이 바로 MOS 등급 기판이 0.2/cm² 이하의 마이크로 파이프 밀도를 적용하는 반면, SBD 등급은 최대 0.5/cm²를 허용하는 이유입니다. 이 차이는 사소해 보일 수 있지만 대면적 전력 칩의 수율에 상당한 영향을 미칩니다.

(2) 전위 – 항복 전압 및 신뢰성에 대한 위협

전위는 SiC 기판에서 가장 흔한 결정 결함으로, 주로 TSD(스레딩 나사 전위), TED(스레딩 가장자리 전위) 및 BPD(기저면 전위)로 구성됩니다. 연구에 따르면 SiC 웨이퍼의 전위 결함은 MOSFET 항복 전압에 위험을 초래하는 것으로 나타났습니다. MOSFET에서 전위로 인해 채널 영역에 추가 재결합 중심이나 누설 경로가 발생하여 항복 전압이 감소하고 오프 상태 누설 전류가 증가할 수 있습니다.

기저면 전위(BPD)는 특히 주의를 기울여야 합니다. 이는 SiC MOSFET 본체 다이오드의 양극성 저하의 근본 원인으로 확인되었습니다. 바디 다이오드 전도 중에 전자 정공 재결합은 BPD의 적층 결함 확장을 유발하여 드리프트 영역에 적층 결함을 형성하고 이로 인해 바디 다이오드 순방향 전압 강하 및 온 저항이 증가합니다. 이러한 저하는 장치가 장기간 작동하는 동안 발생하며 SiC MOSFET의 가장 중요한 신뢰성 문제 중 하나를 나타냅니다.

대조적으로, SBD는 탈구에 덜 민감합니다. Hatakeyamaet al. 에피층 결함 밀도가 충분히 낮은 경우(10000 cm⁻² 정도의 전위 밀도로) 3MV/cm 전기장에서 MOSFET 게이트 산화물의 장기적인 신뢰성이 보장될 수 있다고 보고했습니다. 이는 SBD 등급 기판이 더 높은 전위 밀도(EPD ≤8000/cm²)를 허용하는 반면, MOS 등급 기판에서는 ≤4000/cm²의 제어가 필요한 이유를 설명합니다.

그림 2 SiC 에피층 결함 밀도가 게이트 산화물 전계 강도에 미치는 영향

(3) 스태킹 오류 – 에피레이어 품질에 대한 직접적인 위협

기판의 적층 결함은 에피택셜 레이어에 침투하여 스트라이프 레이어 결함(BSF)을 형성하고 에피택셜 레이어의 품질에 직접적인 영향을 미칩니다. 에피택셜층은 MOSFET 채널과 드리프트 영역이 위치한 영역으로, 그 품질이 소자의 전기적 성능을 직접적으로 결정한다. MOS 레벨 기판은 적층 결함 영역을 0.5% 이하로 제어하고 SBD 레벨은 이를 1% 이하로 완화합니다.

추 외. (2022)은 장치 수준에서 실험적 증거를 추가로 제공했습니다. 간단한 SBD 구조를 사용하여 에피택셜 층의 품질을 평가한 결과, 결함 밀도가 높은 웨이퍼에서 에피택셜 층의 SBD 수율 손실은 45%에 달하는 반면, 낮은 결함 샘플의 SBD 수율 손실은 17%에 불과했으며 둘 사이의 누설 전류 분포에 상당한 차이가 있는 것으로 나타났습니다. 그러나 MOS 커패시터의 수율 손실은 결함 밀도와 큰 상관 관계가 없으며 기판 품질 평가에 적합하지 않습니다.

그림 3 다양한 역방향 바이어스에서 에피택셜 SBD에 대한 역방향 누설 전류의 누적 분포: (a) -5V, (b) -10V, (c) -15V, (d) -20V

SiC 장치 개발자에게는 이 물리적 논리를 이해하는 것이 중요합니다. 기판 선택은 단순히 "더 나은" 또는 "저렴한"을 선택하는 것이 아니라 장치 구조와 실험 목표를 기반으로 한 정확한 일치에 관한 것입니다.

연구용 또는 산업용 응용 분야에 SiC 기판이 필요한지 여부에 관계없이 다음 주소로 이메일을 보내 문의해 주세요.[email protected] 과 [email protected].

 

참조:

1. Fukuda, K., Kinoshita, A., Ohyanagi, T., Kosugi, R., Sakata, T., Sakuma, Y., … & Arai, K. (2010, 7월). SiC-SBD 및 SiC-MOSFET의 전기적 특성에 대한 가공 및 재료 결함의 영향. 재료과학 포럼(Vol. 645, pp. 655-660). 트랜스 테크 출판사(주)
2. Chu, KW, Tseng, CW, Tsui, BY, Wu, YCS, Yang, CJ, & Hsu, C.(2022년 3월). 단순 쇼트키 배리어 다이오드와 MOS 커패시터를 이용한 에피택시층 및 고농도로 도핑된 4H-SiC 기판의 품질 검사 평가. 2022년 IEEE 34차 마이크로 전자 테스트 구조(ICMT) 국제 회의(페이지 1-4). IEEE.