대부분의 SiC 전자 장치는 승화 성장 웨이퍼에서 직접 제작되지 않고 대신 초기 승화 성장 웨이퍼 위에 성장되는 훨씬 더 높은 품질의 에피택셜 SiC 층으로 제작됩니다. 잘 성장한 SiC 에피층은 우수한 전기적 특성을 가지며 벌크 승화 성장 SiC 웨이퍼 재료보다 제어 및 재현성이 뛰어납니다. 따라서 고품질 에피층의 제어된 성장은 유용한 SiC 전자 장치의 구현에 매우 중요합니다. 선도적인 에피택셜 웨이퍼 제조업체 중 하나인 PAM-XIAMEN은 다음을 수행할 수 있습니다. SiC 에피택시 SiC 기판에. 세부 사양은 아래의 에피택시 필름이 있는 SiC 웨이퍼를 예로 들어 보겠습니다.
1. Specification of SiC Epi Layer Structure PAMP16192-SIC
2″ 직경 SiC
4H
세미 절연
4도 꺼짐
300-500um 두께
시페이스
양면 연마, 반절연 방향은 C(0001)
에피택시 필름:
1um 두께
의도적 도핑 없음
표시:
Si 면 또는 탄소 면은 반절연성과 관련이 없으며 일반적으로 에피 준비가 완료된 Si 면입니다. 또는 우리는 C(0001) 방향이라고 말했습니다. 또한 반절연의 경우 C(0001)가 주류이며 모든 기판 제조업체는 4도 오프가 아닌 축에서 수행하고 있습니다.
SiC 웨이퍼에서 양질의 SiC 에피택시를 수행하려면 4도 오프가 필요합니다.
2. 4H-SiC 에피층용 매개변수
지금까지 발표된 가장 낮은 전자 농도는 약 1E14cm입니다.3. 일반적으로 레이어에 더 많은 표면 결함을 생성하는 특수 성장 매개변수가 필요합니다.
CV(캐리어 농도)를 측정하고 가장 널리 사용되는 방식으로 저항을 계산합니다. 를 위해부착된 원자현미경도핑되지 않은 SiC 에피 필름의 농도는 1E15cm였습니다.3.
3. SiC 기판 및 에피층의 도펀트
위에서 언급한 반절연 SiC 기판의 SiC 에피택셜 층 사양에 대해 고객의 큰 우려 중 하나는 질소, 바나듐 또는 기타 도펀트의 의도하지 않은 통합으로 인해 웨이퍼 에피층이 에피택셜 성장 동안 버퍼 층 n형이 된다는 것입니다.
실제로 기판이 반절연 상태이기 때문에 버퍼층이 필요하지 않으며 이는 호모 에피택시(SiC on SiC)입니다. 도핑되지 않은 기판이 더 좋지만 바나듐의 경우 여전히 작동합니다. SiC의 확산 계수는 매우 낮습니다. 게다가, 불순물인 질소는 도핑되지 않은 에피 SiC에 항상 존재하고 층은 항상 n형이다. 문제는 도핑된 양입니다. 그리고 우리는 표면/결정을 손상시키지 않고 가능한 한 낮을 것이라고 보장할 수 있습니다.
4. SiC 에피 웨이퍼 표면의 특성화
위의 AFM 이미지를 통해 관찰하면 융기부가 있는 표면이 매우 거칠게 보입니다. 이는 스텝 번칭으로 인한 것입니다. 스텝 번칭은 항상 존재하지만 일부 범위에서 스텝 높이를 제어할 수 있습니다. 그것은 우리가 레이어의 좋은 구조적 품질을 얻고자 했던 예였습니다. SiC 기판 거칠기는 연마 후에 항상 더 낮지만 그러한 표면의 구조적(결정학적) 품질은 매우 나쁩니다. 좋은 디바이스를 만들고 싶다면 스텝 번칭 효과가 '필요'하며 디바이스 성능에 영향을 미치지 않는다. 예를 들어, 그래핀 성장을 위해 10nm 거칠기를 사용합니다. 참고용으로 다른 AFM 결과를 첨부했습니다.
특정 목적을 위해서는 매끄러운 표피층이 더 중요합니다. SiC 에피층의 거칠기는 두 가지 매개변수를 포함합니다: 단계 번칭에 연결된 마이크로 단계 및 매크로 단계. 우리는 더 매끄러운 에피층 표면을 얻고 귀하의 요구를 충족시키기 위해 에피 웨이퍼 제조 공정에서 두 가지 매개 변수를 제어합니다.
자세한 내용은 다음 주소로 이메일을 보내주십시오. victorchan@powerwaywafer.com 과 powerwaymaterial@gmail.com.