네가티브 게이트 바이어스의 아래의 SiC MOSFET의 임계 전압 시프트의 평가 방법 n 형의 SiC MOS 커패시터를 이용

네가티브 게이트 바이어스의 아래의 SiC MOSFET의 임계 전압 시프트의 평가 방법 n 형의 SiC MOS 커패시터를 이용

네가티브 게이트 바이어스 스트레스 하에서 N 채널 형의 SiC의 MOSFET의 임계 전압 시프트를 추정하는 새로운 방법이 제안되어있다. 제안 된 방법에있어서, n 형의 SiC MOS 커패시터는 n 채널 형의 SiC MOSFET들 대신에 사용 하였다. n 형의 SiC MOS 커패시터는 SiC 서 표면의 게이트 영역의 주위에 구멍이 발생하는 자외선에 노출시켰다. 이 상태에서 네거티브 게이트 전압을인가함으로써, 홀 전도 층을 형성하고, 음의 게이트 바이어스 스트레스는 n 형의 SiC MOS 캐패시터의 게이트 산화물에 적용 하였다. 이 방법에 의해, 우리는 형성 조건이 게이트 산화막에 따라 SiC를 MOS 캐패시터의 플랫 밴드 전압의 변화 경향을 조사하고,이 경향은 종래의 방법으로 얻어지는 SiC를 모스펫의 임계 전압 시프트의 것과 일치되어있는 것이 확인되었다.

출처 : IOPscience

자세한 내용은 저희 웹 사이트를 방문하십시오 :https://www.powerwaywafer.com,
에서 우리에게 이메일을 보내sales@powerwaywafer.compowerwaymaterial@gmail.com

이 게시물을 공유하기