PAM-XIAMEN은 다음과 같이 핀 다이오드용 SiC-on-SiC 에피 웨이퍼(pn 접합 SiC 에피 웨이퍼)를 제공합니다.

핀 다이오드용 SiC-On-SiC Epi 웨이퍼

1. 실리콘 카바이드 기판의 SiC 에피택시 사양

핀-다이오드 구조 1:SiC-on-SiC 에피 웨이퍼 PAM060320-SIC

p+[Al]: 5 µm, 그래디언트 도핑, Na-Nd = 5*10^18 – 1*10^20 ± 50% cm-3
p[Al]: 20 µm, Na-Nd = 4.9*10^15 cm-3
n+[N]: 2 µm, Na-Nd = 5*10^18 ± 25% cm-3
기판: 4H, ∅ 4"(100mm), h = 350μm, ρv = 0.012-0.0025옴*cm; <11-20>으로 4° 꺼짐; MPD: 0(고순도) cm-2

핀-다이오드 구조 2:SiC-on-SiC 에피 웨이퍼 PAM060420-SIC

p+[Al]: 5 µm, 그래디언트 도핑, Na-Nd = 5*10^18 – 1*10^20 ± 50% cm-3
p[Al]: 20 µm, Na-Nd = 4.9*10^15 cm-3
n+[N]: 2 µm, Na-Nd = 5*10^18 ± 25% cm-3
기판: 4H, ∅ 4"(100mm), h = 350μm, ρv = 0.012-0.0025옴*cm; <11-20>으로 4° 꺼짐; MPD: <=5cm-2

핀-다이오드 구조 3:4H SiC PIN 구조PAM201214-PIN

4인치 SIC 에피웨이퍼
직경: 100mm,
두께: 350um 두꺼운;
n형 4H-SiC,
축외 4도,
버퍼 두께: 0.5um, n-type, 도핑 레벨: 1E18cm-3
에피:두께: 30um+/-5%, n-도핑 수준:<=1E14cm-3

*표면 결함 밀도≤0.8/cm2;
*표면 거칠기 2nm;
*스크래치 누적(max5) 1dia 미만.

2. SiC PIN 다이오드에 대하여

SiC 핀 다이오드는 Si보다 2~3배 더 높은 스위칭 속도, 높은 접합 온도 허용 오차, 높은 전류 밀도 및 더 높은 전력 밀도를 제공합니다.

① 파괴 전계가 거의 10배 증가합니다. 더 얇고 더 높은 도핑 농도 차단층을 설계에 사용할 수 있습니다.

②넓은 밴드 갭 높이의 3배: 더 높은 작동 온도와 더 높은 방사 저항을 갖게 합니다. 그러나 이것은 또한 Si의 내장 전위보다 3배 더 높은 내장 전위를 만듭니다.

③열전도율(4.9K/W)은 Si보다 3배 높아 방열 성능을 높이고 더 높은 전력을 얻을 수 있습니다.

SiC 핀 다이오드는 동일한 수준의 Si 기반 다이오드에 비해 역회복 전하 QRR이 매우 작습니다. 주된 이유는 다음과 같습니다.

전압 차단층은 수십 배 얇아지고 도핑 농도는 수십 배 이상 높아 진성층의 소수 캐리어 전하가 크게 감소합니다.

이러한 얇은 전압 장벽에 필요한 캐리어 수명은 Si보다 10배 이상 짧습니다. pn 접합 웨이퍼에 제조된 SiC 핀 다이오드는 온도가 변할 때 매우 높은 온도 순방향 전압 강하를 보입니다.

3. SiC 박막 상의 SiC 단결정 에피택시 웨이퍼의 산업 기준

3.1 SiC 에피택시 성장을 위한 SiC 기판 파라미터

단결정 실리콘 카바이드 기판의 도핑 농도는 표 1의 요구 사항을 충족해야 합니다.

1 번 테이블

전도도 유형	도펀트	비행기	SiC 단결정 직경/mm	농도/(cm3)
N	N	C 평면	76.2、100、150	1E16~～1E19
		Si 평면	76.2、100、150	9E14~1E19
P	알	Si 평면	76.2、100、150	9E14～1E19

 

3.2 SiC 에피택셜 웨이퍼 도핑 농도

N형의 도핑 원소실리콘 카바이드 웨이퍼의 SiC 에피택셜 층는 질소이고, SiC 웨이퍼 상의 탄화규소의 P형 에피택셜층의 도핑 원소는 알루미늄이다.

또한, 실리콘 카바이드 에피택셜 성장 동안 SiC 에피택셜 필름 층의 평균 농도와 그 허용 편차는 표 2에 규정된 대로 제어되어야 합니다.

표 2

평균 농도/cm3	허용 편차/%
	N 유형	P 유형
9E14~1E19	±25	±50

 

SiC 기판 상의 실리콘 카바이드 에피택셜 층의 방사형 농도 변화는 표 3의 요구 사항을 충족해야 합니다.

표 3

평균 농도/cm3	방사형 농도 변화/%
	N 유형	P 유형
9E14~1E19	≤15	≤20

 

3.3 실리콘 카바이드 기판의 에피택셜 층 두께

SiC 에피층의 두께, 허용 편차 및 SiC 에피층의 반경 방향 두께 변화는 표 4의 요구 사항을 충족해야 합니다.

표 4

평균 두께/음	허용 편차/%	방사형 두께 변화/%
0.2~50	±10	≤10

 

3.4 SiC-on-SiC Epi 웨이퍼의 결함

결함의 한계는 표 5의 요구 사항을 충족해야 합니다.

표 5

아니.	결함	한계
1	포인트 결함	≤5/센티미터2
2	치핑	반경 1.5mm 이내, 수량은 2개를 초과하지 않습니다.
3	긁힘	개수는 10개를 넘지 않고, 총 길이는 지름 1개를 넘지 않는다.
4	거대한 계단	4°	해당 없음
		8°	면적 ≤5%
5	뒷면의 깨끗한 부분	≥95%

 

표면 결함 영역은 직경 76.2mm의 탄화규소 에피택셜 웨이퍼의 경우 가장자리에서 2mm 링 영역의 전체 표면이 제거되고 100mm 및 150mm 탄화규소 에피택셜 웨이퍼의 전체 표면이 제거됩니다. 가장자리 3mm 링 영역;

포인트 결함에는 삼각형 결함, 물방울 및 당근이 포함됩니다.

에지 치핑은 에피택셜 웨이퍼의 에지가 우발적으로 벗겨지는 결함을 말합니다.

스크래치는 이물질에 의한 스크래치로 인해 SiC 에피택셜 웨이퍼 표면에 남아 있는 종횡비 5 이상의 제거 불가능한 선형 흔적입니다.

자이언트 스텝은 주 기준 가장자리에 수직인 눈에 보이는 평행한 선형 결함입니다.

고객이 N형 또는 P형 단결정 SiC-on-SiC 에피 웨이퍼에 대한 특별한 요구 사항이 있는 경우 양 당사자가 협상해야 합니다.

4. FAQ of SiC on SiC

Q: How can you guarantee (show evidence) that the carrier concentration of p-SiC on SiC is ≤5E14? I believe that ECV method, which are commonly used to measure carrier concentration, are not capable of measuring carrier concentration this low. What kind of method are you using?

A: We can use *** method to test the carrier concentration of SiC epitaxy after you order. Please contact victorchan@powerwaywafer.com for *** value.

자세한 내용은 다음 이메일로 문의하십시오.victorchan@powerwaywafer.com 과 powerwaymaterial@gmail.com