SiC 에피택셜 재료의 가장 기본적이고 핵심적인 매개변수는 두께와 도핑 농도 균일성입니다. 사실, 에피택셜 매개변수는 주로 장치 설계에 따라 달라집니다. 예를 들어, 에피택셜 매개변수는 장치의 다른 전압 레벨에 따라 다릅니다. 일반적으로 저전압이 600V일 때 필요한 에피택시 두께는 6μm 정도이다. 1200~1700의 중전압에 필요한 두께는 10~15μm입니다. 전압이 >= 10000볼트인 경우 100μm 이상이 필요할 수 있습니다. 따라서 전압 용량이 증가함에 따라 에피택셜 두께가 증가하고 고품질 에피택셜 웨이퍼의 준비가 더 어려워지며 특히 고전압 필드의 결함 제어도 큰 과제입니다.

SiC 에피택시의 결함

실제로 SiC 에피택시에는 많은 결함이 있습니다. 다른 결정으로 인해 그 결함은 다른 결정의 결함과 다릅니다. 그의 결함은 주로 미세소관, 삼각형 결함, 표면의 당근 결함 및 단계 응집과 같은 일부 특수 결함을 포함합니다.

기본적으로 많은 결함은 기판에서 직접 복사되므로 기판의 품질과 공정 수준은 에피택셜 성장, 특히 결함 제어에 매우 중요합니다.

SiC 에피택셜 결함은 일반적으로 치명적 결함과 치명적이지 않은 결함으로 분류됩니다. 삼각형 결함 및 드롭과 같은 치명적인 결함은 다이오드, MOSFET 및 바이폴라 장치를 포함한 모든 유형의 장치에 영향을 미칩니다. 가장 큰 영향은 항복 전압으로, 항복 전압을 20% 또는 90%까지 줄일 수 있습니다. 일부 TSD 및 TED와 같은 치명적이지 않은 결함은 다이오드에 영향을 미치지 않을 수 있으며 MOS 및 바이폴라 장치의 수명에 영향을 미치거나 누설의 영향을 미칠 수 있으며 결국 처리 자격 비율에 영향을 미칩니다. 장치

SiC의 에피택셜 결함을 제어하기 위한 첫 번째 방법은 기판 재료를 신중하게 선택하는 것입니다. 두 번째는 장비 및 현지화를 선택하는 것입니다. 세 번째는 공정 기술입니다.

SiC 에피텍셜 기술의 진보

저전압 및 중전압 분야에서 에피택셜 웨이퍼의 핵심 매개변수 두께 및 도핑 농도는 상대적으로 더 좋을 수 있습니다. 그러나 고전압 분야에서는 두께, 도핑 농도의 균일성, 삼각형 결함 등을 포함하여 여전히 극복해야 할 많은 어려움이 있습니다.

중간 및 저전압 응용 분야에서 SiC 에피택시 기술은 비교적 성숙했습니다. 기본적으로 저전압 및 중전압에서 SBD, JBS, MOS 및 기타 장치의 요구 사항을 충족할 수 있습니다. 위는 1200V 디바이스 응용을 위한 10μm 에피택셜 웨이퍼입니다. 그 두께와 도핑 농도는 매우 좋은 수준에 도달했으며 표면 결함도 매우 양호하여 0.5m2 미만에 도달할 수 있습니다.

고전압 에피택시 분야에서 에피택시 기술의 발전은 상대적으로 후진적이다. 예를 들어, 20000V 장치의 200μm SiC 에피택셜 재료는 위에서 설명한 낮은 전압 차이, 특히 도핑 농도의 균일성과 비교하여 많은 균일성, 두께 및 농도를 갖습니다. 동시에 고전압 장치에 필요한 후막에는 많은 결함, 특히 고전류 장치의 준비에 주로 영향을 미치는 삼각형 결함이 있습니다. 큰 전류에는 큰 칩 영역이 필요합니다. 동시에 소수 캐리어 수명도 상대적으로 낮습니다.

고전압 측면에서 소자의 종류는 더 높은 소수 캐리어 수명을 요구하는 바이폴라 소자에 사용되는 경향이 있습니다. 오른쪽 그림에서 이상적인 순방향 전류를 달성하기 위해서는 소수 캐리어 수명이 5μs 이상이어야 한다는 것을 알 수 있습니다. 현재 에피택셜 웨이퍼의 소수 캐리어 수명 파라미터는 1~2μs 정도이므로 현재 고전압 소자에 대한 수요는 없고 후처리 기술도 필요하다.

자세한 내용은 다음 이메일로 문의하십시오.victorchan@powerwaywafer.com및powerwaymaterial@gmail.com