小型化とシングルチップデバイスの発展に伴い、アクティブ回路とパッシブ回路の統合がトレンドになっています。 従来のフィルタは、そのサイズ（特にミリ波周波数帯）が大きいため、マイクロ波・ミリ波デバイスの小型化・ワンチップ化のボトルネックとなっており、この問題を解決できるのはチップベースのフィルタのみでした。 チップベースフィルタの新たなプロセスや技術としては、シリコンウェーハをベースとした微細加工技術が高精度、低コスト、量産適性などの利点を持っています。 その加工方法により得られるシリコンフィルタは、ミリ波周波数帯において、高いQ値、低損失、小型、低コストといった明らかな利点を持っています。 シリコン フィルターは、従来のシングル チップ マイクロ波集積回路 (MMIC) プロセスとも互換性があります。 これらはさまざまな電子機器の開発トレンドになっているだけでなく、ミリ波フィルターのチップベースの問題を解決する優れた手段でもあります。 PAM-XIAMEN はフィルター用のシリコン基板を供給できます。例として次の仕様があります。

1. シリコンフィルターの基板仕様

ウェブサイトにアクセスしてください:https://www.powerwaywafer.com/silicon-wafer 必要な仕様を選択します。

現在、統合型マイクロ波フォトニック フィルターは主に、InP、シリコン、窒化ケイ素 (Si3N4) の 3 つの材料プラットフォームに実装されています。 InPベースのプラットフォームのプロセス開発は最も成熟しており、能動デバイス（レーザー、変調器、光増幅器、検出器）と受動デバイス（光導波路）を同時に準備できますが、高損失（1.5～3dB/ cm）、複雑なプロセス、高コスト、CMOSプロセスとの非互換性。 シリコンベースおよび窒化シリコンベースの材料プラットフォームは、デバイスの準備に既存の成熟したマイクロエレクトロニクス集積プロセスを利用でき、導波路伝送損失が低く (Si: 0.1 ～ 2dB/cm、Si3N4: 0.01 ～ 0.2dB/cm)、準備コストが低く、大量生産が容易です。 、CMOS標準プロセスとの良好な互換性。 これらは、駆動回路とのシングルチップ統合の可能性を秘めています。

2. シリコン基板上のフィルターについて

シリコンフィルターはRFシステムの重要なコンポーネントであり、その性能は信号通信の品質に直接影響します。 RF フロントエンドではさまざまな周波数帯域から信号を受信する必要があるため、送信チャネルと受信チャネルの両方で使用されるフィルターによって信号間の干渉を解決する必要があります。 したがって、これは RF システムの中核コンポーネントであり、さまざまな周波数帯域の信号の通信品質に直接影響します。 基地局や端末装置に広く使用されています。

フィルターを通過する信号強度は周波数ごとに変化するため、フィルター曲線を描いてフィルターの性能を測定できます。 主要な指標には次のようなものがあります。

品質係数: 中心周波数をフィルター帯域幅で割ったものとして定義され、信号内の隣接する周波数成分を分離するフィルターの能力を測定します。 Q 値が高くなるほど、通過帯域幅が狭くなり、フィルタリング効果が向上します。

帯域幅: 一般的には 3dB 帯域幅であり、信号損失が 50% 以内に収まる帯域幅を指します。 これは、フィルターを通過できる信号の周波数範囲を記述し、フィルターの周波数選択を反映します。

挿入損失: 回路内の元の信号にフィルターを導入することによって生じる減衰を指し、dB で表されます。 挿入損失が大きいほど、減衰の程度も大きくなります。

アウトバンド除去: フィルター選択のパフォーマンスを測定するための重要な指標です。 指標が高いほど、帯域外干渉信号の抑制が向上します。

遅延時間: 信号がフィルターを通過するのに必要な時間。

詳細については、メールでお問い合わせください。victorchan@powerwaywafer.com と powerwaymaterial@gmail.com.