テストウェーハモニターウェーハダミーウェハ
PAM-XIAMENはダミーウェーハメーカーとして、生産装置に使用され、生産工程初期の安全性向上や納期確認、工程形状の評価に使用されるシリコンダミーウェーハ/テストウェーハ/モニターウェーハを提供しています。 ダミーシリコンウェーハは実験やテストに使用されることが多いため、そのサイズと厚さが重要な要素となることが多い。 100mm、150mm、200mm、300mmのダミーウエハをご用意しております。
- 説明
製品の説明
テストウェーハモニターウェーハダミーウェハ
PAM-XIAMENはダミーウェーハメーカーとして、生産装置に使用され、生産工程初期の安全性向上や納期確認、工程形状の評価に使用されるシリコンダミーウェーハ/テストウェーハ/モニターウェーハを提供しています。 ダミーシリコンウェーハは実験やテストに使用されることが多いため、そのサイズと厚さが重要な要素となることが多い。 100mm、150mm、200mm、300mmのダミーウエハをご用意しております。
1. Test Wafer List
1.1 Single Side Polished Test Wafer N Type (200Nos)
| SLはありません | 項目 | SCL仕様 |
| 1 | 成長する方法 | CZ |
| 2 | ウェーハの大口径 | 150±0.5ミリメートル |
| 3 | ウェーハ厚さ | 675±25ミクロン |
| 4 | ウェハ表面オリエンテーション | <100>±2℃ |
| 5 | ドーパント | リン |
| 6 | 転位密度 | 未満5000 / cm2で |
| 8 | 抵抗率 | 4-7Ωcm |
| 9 | ラジアル抵抗変化（最大） | 15％ |
| 10 | 扁平 | |
| 図10A | ・BOW（最大） | 60ミクロン |
| 図10B | ・TIR（最大） | 6ミクロン |
| 図10C | ・TAPER（最大） | 12ミクロン |
| 10D | ・WARP（最大） | 60ミクロン |
| 11 | プライマリフラット | |
| 11aを | ・長さ | 57.5±2.5ミリメートル |
| 11B | ・ オリエンテーション | {110} SEMI規格通りの±2° |
| 11C | セカンダリフラット | SEMI規格ごととして |
| 12 | フロント表面仕上げ | 鏡面研磨 |
| 13 | マックス。 サイズ≥0.3μmの粒子 | 30 |
| 14 | ・傷、ヘイズ、エッジチップ、オレンジピール＆その他の欠陥 | 無記号 |
| 15 | 裏面 | ダメージ自由をエッチング |
| 16 | 梱包要件 | 真空二層packing.Wafersにクラスの10'environment内に密封されなければならないがFluorware ORIONに2つのウエハ荷主やウルトラクリーンなポリプロピレン製の同等のメイクを出荷する必要があります |
1.2 Double Side Polished Test Wafer N Type (150 Nos)
| SLはありません | アイテム | SCL仕様 |
| 1 | 成長する方法 | CZ |
| 2 | ウェーハの大口径 | 150±0.5ミリメートル |
| 3 | ウェーハ厚さ | 675±25μmでの |
| 4 | ウェハ表面オリエンテーション | <100>±2℃ |
| 5 | ドーパント | リン |
| 6 | 転位密度 | 未満5000 / cm2で |
| 8 | 抵抗率 | 4-7Ωcm |
| 9 | ラジアル抵抗変化（最大） | 15％ |
| 10 | 扁平 | |
| 図10A | ・BOW（最大） | 60ミクロン |
| 図10B | ・TIR（最大） | 6ミクロン |
| 図10C | ・TAPER（最大） | 12ミクロン |
| 10D | ・WARP（最大） | 60ミクロン |
| 11 | プライマリフラット | |
| 11aを | ・長さ | 57.5±2.5ミリメートル |
| 11B | ・ オリエンテーション | {110} SEMI規格通りの±2° |
| 11C | セカンダリフラット | SEMI規格ごととして |
| 12 | フロント表面仕上げ | 鏡面研磨 |
| 13 | マックス。 サイズ≥0.3μmの粒子 | 30 |
| 14 | ・傷、ヘイズ、エッジチップ、 | 無記号 |
| オレンジピール＆その他の欠陥 | ||
| 15 | 裏面 | 鏡面研磨 |
| 16 | 梱包要件 | 真空は、クラス「10」内に密封されなければなりません |
| environment in double layer packing. | ||
| Wafers should be shipped in Fluorware | ||
| ORION TWO wafer shippers or equivalent | ||
| make made from ultra clean polypropylene |
1.3 Monitor Wafer/ダミーウエハ
モニター/ダミーシリコンウェハ
| ウェーハの大口径 | ポリッシュ | ウェハ表面 | ウェーハ厚さ | 抵抗率 | 粒子 |
| 方向付け | |||||
| 4 " | 1辺 | 111分の100 | 250-500μm | 0-100 | 0.2μm≤qty30 |
| 6 " | 1辺 | 100 | 500-675μm | 0-100 | 0.2μm≤qty30 |
| 8 " | 1辺 | 100 | 600-750μm | 0-100 | 0.2μm≤qty30 |
| 12 " | 2側 | 100 | 650-775μm | 0-100 | 0.09μm≤qty100 |
1.4 REGENERATED 200mm WAFERS
| 項目＃ | PARAMETER | 単位 | 値 | 注釈 |
| 1 | 成長方法 | CZ | ||
| 2 | 方向付け | 1-0-0 | ||
| 3 | 抵抗率 | Ωм.см | 1-50 | |
| 4 | タイプ/ドーパント | р、N / | ||
| ホウ素、リン | ||||
| 5 | 厚さ | мкм | 1гр。 - 620、 | |
| 2гр。 - 650 | ||||
| 3гр。 - 680 | ||||
| 4гр。 - 700 | ||||
| 5гр。 - 720 | ||||
| 6 | GBIR（TTV | мкм | 1-3гр。 <30、 | |
| 4-5гр。 <20 | ||||
| 7 | GLFR（TIR | мкм | <10 | |
| 8 | ワープ | мкм | <60 | |
| 9 | 弓 | мкм | <40 | |
| 10 | 金属汚染 | 1 /см2 | <3E10 | |
| 11 | 前面 | ポリッシュ | ||
| 12 | 視覚的な前面： | |||
| ヘイズ、傷、汚れ、スポット | なし | |||
| オレンジの皮 | なし | |||
| クラック、クレーター | なし | |||
| 13 | フロントサイドLPD： | 述べたパラメータ値を有するウエハの数は、バッチの80％以上であるべきです | ||
| <0,12мкм | <100 | |||
| <0,16мкм | <50 | |||
| <0,20мкм | <20 | |||
| <0,30мкм | <10 |
1.5 Coinroll Silicon Wafer
Spec : 12” , Bare Silicon, Thickness >750um , Notch , Slight scratch and stain that we will process IPA , DI water with Ultra sonic. (PAM171117-SI)
2. Dummy Wafer Definition
Dummy wafer (also called as test wafers) is a Si dummy wafer mainly used for experiment and test and being different from general wafers for product. Accordingly, reclaimed wafers are mostly applied as dummy grade wafers (テストウェーハ).
In each process, film thickness, pressure resistance, reflection index and presence of pinball are measured using dummy Si wafer(test wafer). Also, dummy wafers (test wafers) are used for measurement of pattern size, check of defect and so on in lithography.
モニタウェーハ are the bare silicon wafers to be used in the case that an adjustment is required in each production step prior to the actual IC production. For example, when the conditions of each process are set, such as the case of measuring tolerance of device against ( the variation of ) substrate thickness, coinroll silicon wafers for spacer wafers are being used as a substitution of high-standard and high value wafers. Moreover, they are also used for the monitoring purpose in the process together with product wafers. Monitor wafers are necessary wafer materials as important as product prime wafers. They are also called as test wafers together with dummy wafers.
より多くの製品の詳細については、またはあなたが仕様を必要としている場合、luna@powerwaywafer.comまたはpowerwaymaterial@gmail.comまでお問い合わせください。
12″ Dummy Grade Silicon Wafer Thickness 700-730um
12″ Dummy Grade Silicon Wafer Thickness 650-700um
あなたも好きかも...
-
CZ単結晶シリコン
PAM-XIAMEN, a monocrystalline bulk silicon producer, can offer <100>, <110> and <111> monocrystalline silicon wafers with N&P dopant in 76.2~200 mm, which are grown by CZ method. The Czochralski method is a crystal growth method, referred to as the CZ method. It is integrated in a straight-tube heat system, heated by graphite resistance, melts the polysilicon contained in a high-purity quartz crucible, and then inserts the seed crystal into the surface of the melt for welding. After that, the rotating seed crystal is lowered and melted. The body is infiltrated and touched, gradually raised, and finished or pulled through the steps of necking, necking, shouldering, equal diameter control, and finishing.
-
エピタキシャルシリコンウェーハ
Silicon Epitaxial Wafer(Epi Wafer) is a layer of epitaxial silicon single crystal deposited onto a single crystal silicon wafer(note: it is available to grow a layer of poly crystalline Silicon layer on top of a highly doped Singly crystalline silicon wafer, but it needs buffer layer (such as oxide or poly-Si) in between the bulk Si substrate and the top epitaxial silicon layer. It also can be used for thin film transistor.
-
SiCのエピタキシー
我々は、カスタム薄膜（シリコンカーバイド）、炭化ケイ素デバイスの開発のため6H又は4H基板上のSiCエピタキシーを提供します。 SiCエピタキシャルウェハは、主にショットキーダイオード、金属酸化膜半導体電界効果トランジスタ、接合型電界効果のために使用されます -
ポリッシュウェーハ
PAM-XIAMEN can offer polished wafer, n type or p type with orientation at <100>, <110> or <111>. FZ polished wafers, mainly for the production of silicon rectifier (SR), silicon controlled rectifier (SCR), Giant Transistor (GTR), thyristor (GRO)
-
GaAsのエピウェーハ
PAM-XIAMEN is manufacturing various types of epi wafer III-V silicon doped n-type semiconductor materials based on Ga, Al, In, As and P grown by MBE or MOCVD. We supply custom GaAs epiwafer structures to meet customer specifications, please contact us for more information.
-
エッチングウェハ
The etching silicon wafers offered by PAM-XIAMEN are N type or P type etching wafers, which have low roughness, low reflectivity and high reflectivity. The etching wafer has the characteristics of low roughness, good glossiness and relatively low cost, and directly substitutes the polished wafer or epitaxial wafer which has relatively high cost to produce the electronic elements in some fields, reducing the costs.
-
GaN系テンプレート
PAM-厦門のテンプレート製品（窒化ガリウム）GaNテンプレート、（窒化アルミニウム）の結晶層からなるAlNテンプレート、（窒化アルミニウムガリウム）のAlGaNテンプレートとサファイア上に堆積される（窒化インジウムガリウム）のInGaNテンプレート -
フロートゾーン単結晶シリコン
PAM-XIAMENでは、フロートゾーン法により得られるフロートゾーンシリコンウェーハを提供できます。 単結晶シリコンロッドはフロートゾーン成長によって得られ、その後、単結晶シリコンロッドをフロートゾーンシリコンウェーハと呼ばれるシリコンウェーハに加工します。 フローティングゾーンシリコンプロセス中、ゾーンメルトシリコンウェーハは石英るつぼと接触していないため、シリコン材料は浮遊状態にあります。 これにより、シリコンのフローティングゾーン溶解プロセス中の汚染が少なくなります。 炭素含有量と酸素含有量が低く、不純物が少なく、抵抗率が高くなります。 パワーデバイスや特定の高電圧電子デバイスの製造に適しています。
Related Products
-
12インチプライムグレードシリコンウェーハ
PAM-XIAMEN offer 300mm bare silicon wafers (12 inch) in prime grade, n type or p type, and the 300mm silicon wafer thickness is 775±15. Compared to other silicon wafer suppliers, Powerway Wafer’s silicon wafer price is more competitive with higher quality. 300mm silicon wafers have a higher yield per wafer than pervious large diameter silicon wafers.
-
12インチシリコンウェーハ 300mm TOX (Si熱酸化ウェーハ)
PAM-XIAMEN offers 300mm silicon oxide wafer and dioxide wafer. Thermal oxide silicon wafer or silicon dioxide wafer is a bare silicon wafer with oxide layer grown by dry or wet oxidation process. The thermal oxide layer of the silicon wafer is usually grown in a horizontal tube furnace, and the silicon wafer oxide temperature range is generally 900 ℃ ~ 1200 ℃. Compared with CVD oxide layer, silicon wafer oxide layer has higher uniformity, better compactness, higher dielectric strength and better quality.
-
12インチのテストグレードシリコンウェーハ
PAM-XIAMEN offers 300mm bare silicon wafers (12 inch) dummy, test grade, n type or p type. Compared to other silicon wafer suppliers, Powerway Wafer offers professional service with competitive prices.
