집적회로의 단면 구조의 관점에서 볼 때, 대부분의 집적회로는 실리콘 모재의 얕은 표면층에 제조된다. 제조 공정의 요구 사항으로 인해 웨이퍼의 치수 정확도, 기하학적 정확도, 표면 청결도 및 표면 미세 격자 구조에 대한 높은 요구 사항이 있습니다. 따라서 수백 개의 공정 흐름에서 더 얇은 웨이퍼를 사용할 수 없으며 공정 중에 특정 두께의 웨이퍼만 전사 및 테이프 아웃하는 데 사용할 수 있습니다. 일반적으로 집적 회로를 패키징하기 전에 웨이퍼 기판의 뒷면에서 특정 두께를 제거해야 합니다. 이 공정을 웨이퍼 후면 박막화 공정이라고 합니다. 웨이퍼 씨닝은 웨이퍼 연삭이라고도 합니다. 기존의 웨이퍼 박형화 기술은 주로 회전 테이블 연삭 및 웨이퍼 자체 회전 박형화를 포함합니다.
웨이퍼 박막화의 기존 프로세스는 다음 수준에 도달할 수 있습니다.
80-100um까지 박형/연마
거칠기: 5-20nm
평탄도: ±3um
PAM-XIAMEN은 제안할 수 있습니다초박형 GaAs 웨이퍼귀하의 요구 사항을 충족합니다.
웨이퍼 씨닝 공정
웨이퍼 씨닝 공정의 기능은 기능성 웨이퍼(주로 실리콘 웨이퍼)의 후면 기재를 연마하여 특정 두께의 재료를 제거하는 것입니다. 후속 패키징 공정의 요구 사항과 칩의 물리적 강도, 방열 및 크기 요구 사항에 유리합니다.
또한 웨이퍼 박막화는 칩에 다음과 같은 이점이 있습니다.
1) 방열 효율이 크게 향상됩니다. 칩 구조가 점점 더 복잡해지고 집적도가 높아지고 트랜지스터 수가 급격히 증가함에 따라 방열은 점차 칩의 성능과 수명에 영향을 미치는 핵심 요소가 되었습니다. 얇은 칩은 기판의 열 분산에 더 좋습니다.
2) 칩 패키지의 크기를 줄이되 유효 기능 부피의 비율을 높입니다. 마이크로 전자 제품은 점점 더 가볍고 얇은 방향으로 발전하고 있으므로 두께가 감소하면 그에 따라 칩 크기도 감소합니다.
3) 칩의 내부 응력을 감소시킨다. 칩 두께가 두꺼울수록 칩의 가공 과정에서 발생하는 열로 인해 칩 후면에 내부 응력이 발생합니다. 칩의 열이 증가하고 기판 층 간의 열차가 증가하여 칩의 내부 응력이 증가하고 내부 응력이 크면 칩에 균열이 발생합니다.
4) 전기적 성능을 향상시킨다. 웨이퍼 두께가 얇을수록 접지면이 후면 금도금에 가까울수록 장치의 고주파 성능이 향상됩니다.
5) 다이싱 가공의 수율을 향상시킨다. 반도체 웨이퍼를 얇게 하면 패키징 및 다이싱 중 처리량을 줄이고 다이싱에서 치핑과 같은 결함을 방지하며 칩 손상 가능성을 줄일 수 있습니다.
자세한 내용은 다음 주소로 이메일을 보내주십시오. victorchan@powerwaywafer.com 과 powerwaymaterial@gmail.com.