PAM-XIAMEN은 SiC 에피택셜 웨이퍼를 공급할 수 있습니다. 더 많은 웨이퍼 사양을 읽어보십시오.https://www.powerwaywafer.com/sic-wafer/sic-epitaxy.html.
SiC 에피택셜 웨이퍼는 고전압 및 고전류 장치에서 탁월한 특성을 나타내지만 여전히 SiC 장치의 전기적 성능에 부정적인 영향을 미치는 여러 유형의 결함이 있습니다. 그중에서도 표면 피트는 SBD, MOS 등 다양한 유형의 SiC 장치에 영향을 미칩니다. SiC 웨이퍼의 표면 피트는 전기장 밀집으로 인해 장치 특성을 저하시킵니다. 학자들은 표면 피트가 SBD에서 누설 전류를 생성한다는 것을 보여 주었지만 표면 피트의 원인과 형성 메커니즘은 아직 명확하지 않습니다. 따라서 표면 피트에 대한 원시 및 에피택셜 성장 매개변수의 영향을 연구하는 것이 중요합니다.
1. 이자~의 영향G행T온도표면 P그...4H-SiC 에피택시
첫째, 표면 피트 밀도에 대한 성장 온도의 영향을 연구했습니다. C/Si 비율이 1.05일 때 4H-SiC의 에피택셜 성장 온도는 각각 1575, 1600, 1625℃이다. 그림 1에서 볼 수 있듯이 에피택셜 온도는 피트 밀도에 큰 영향을 미치지 않습니다. 용융 결함 밀도는 온도 변화에 따라 크게 감소하는 경향을 보이지 않습니다. 온도가 계속 상승하거나 하강하면 삼각결함, 단발뭉침 등의 다른 문제가 발생합니다.
그림 1. SiC 에피택시 표면 피트에 대한 성장 온도의 영향
2. 영향C/시R티오에SiC 에피택셜 S표면P그...
그런 다음 C/Si 비율이 표면 피트 밀도에 미치는 영향을 연구했습니다. 그림 2에서 볼 수 있듯이 C/Si 비율이 감소함에 따라 표면 피트의 밀도가 감소합니다. C/Si 비율이 1.05로 증가하면 피트 밀도가 더욱 증가하고, C/Si 비율이 0.9로 감소하면 피트 밀도는 약 30/cm로 급격히 감소합니다.2. 결과는 이전 연구와 유사하다. C/Si 비율이 높으면 C가 풍부한 분위기가 표면 피트 형성에 도움이 되고, 표면 피트의 모양이 점차 깊은 피트를 형성합니다. 그러나 C/Si 비율이 너무 낮으면 배경 농도가 증가하고 Si가 감소할 수 있습니다. 따라서 SiC 표면 피트 밀도를 더욱 억제하려면 다른 매개변수를 검색할 필요가 있습니다. C/Si 비율 0.9를 기준으로 4H-SiC Epi 웨이퍼의 피트 밀도를 지속적으로 최적화합니다.
그림 2. 4H-SiC 에피택셜 표면 피트에 대한 C/Si 비율의 영향
3. Cl/SiR티오충격~에에스표면P그것의4H-SiC 에필레이어
그림 3에 표시된 것처럼 C/Si 비율이 0.9인 표면 피트에 대한 Cl/Si 비율의 영향에 대한 추가 조사가 수행되었습니다. Cl/Si 비율이 증가함에 따라 표면 피트의 밀도가 감소합니다. Cl/Si 비율이 8이면 표면 피트 밀도가 1cm로 감소합니다.-2. Cl/Si 비율이 증가함에 따라 Cl 원자는 Si 원자의 균일한 핵생성을 효과적으로 감소시켜 칩 표면에 Si가 풍부한 환경을 형성할 수 있습니다. 따라서, 기판 표면의 유효 C/Si 비율이 감소하고, 계단 흐름 성장이 향상되며, 피트형 결함의 형성이 억제됩니다.
그림 3. 4H-SiC 에피택셜 표면 피트에 대한 Cl/Si 비율의 영향
4H-SiC 에피택셜 성장 과정에서 C/Si 비율과 Cl/Si 비율은 표면 피트에 상당한 영향을 미칩니다. C/Si 비율이 낮고 Cl/Si 비율이 높을수록 성장 과정에서 웨이퍼 표면에 실리콘이 풍부한 환경이 형성되며, 이는 4H-SiC 에피택셜 웨이퍼의 표면 피트를 줄이는 데 중요합니다. 공정 최적화를 통해 피트 밀도를 1/cm 미만으로 줄였습니다.2, 표면 치명적 결함 밀도(삼각형 결함, 당근 결함, 낙하 등 포함)가 특정 범위 내로 보장되어 SiC 전력 장치의 요구 사항을 충족하는 고품질 SiC 에피택셜 웨이퍼를 얻습니다.
자세한 내용은 이메일로 문의해 주세요.victorchan@powerwaywafer.com 과 powerwaymaterial@gmail.com.